JPH02246406A - 電流制限回路を有する出力回路 - Google Patents
電流制限回路を有する出力回路Info
- Publication number
- JPH02246406A JPH02246406A JP1065950A JP6595089A JPH02246406A JP H02246406 A JPH02246406 A JP H02246406A JP 1065950 A JP1065950 A JP 1065950A JP 6595089 A JP6595089 A JP 6595089A JP H02246406 A JPH02246406 A JP H02246406A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、保護のための電流制限回路を有する出力回路
に関する。
に関する。
第３図に従来の電流制限回路を示す、この回路は出力回
路に組み込まれている。まず、出力回路は、定電流源１
、出力トランジスタＱ１、その出力トランジスタＱ１か
らの出力電流が出力端子２から供給される負荷ＲＬ、そ
の負荷ＲＬに印加される電圧を分割して検出する抵抗Ｒ
１とＲ２、その抵抗Ｒ２で検出される出力電圧を誤差増
幅器３に負帰還して入力端子４に印加される信号に応じ
た出力電圧が負荷Ｒ２に供給されるよ・）に制御する帰
還ループからなる。
路に組み込まれている。まず、出力回路は、定電流源１
、出力トランジスタＱ１、その出力トランジスタＱ１か
らの出力電流が出力端子２から供給される負荷ＲＬ、そ
の負荷ＲＬに印加される電圧を分割して検出する抵抗Ｒ
１とＲ２、その抵抗Ｒ２で検出される出力電圧を誤差増
幅器３に負帰還して入力端子４に印加される信号に応じ
た出力電圧が負荷Ｒ２に供給されるよ・）に制御する帰
還ループからなる。
そして、電流制限回路は、トランジスタＱ１のエミッタ
に接続した負荷電流検出抵抗Ｒ３、その抵抗Ｒ３に生じ
る電圧を検出するトランジスタＱ２からなり、抵抗Ｒ３
に生じる電圧がトランジスタＱ２のＶ、。を越えると、
そのトランジスタＱ２がオンして、出力トランジスタＱ
１から負荷ＲＬに流れる電流が制限される。
に接続した負荷電流検出抵抗Ｒ３、その抵抗Ｒ３に生じ
る電圧を検出するトランジスタＱ２からなり、抵抗Ｒ３
に生じる電圧がトランジスタＱ２のＶ、。を越えると、
そのトランジスタＱ２がオンして、出力トランジスタＱ
１から負荷ＲＬに流れる電流が制限される。
ところでこの回路では、制限される電流Ｉ ＬＩＩＩＩ
Ｔは、 Ｘ ｔ＋ｘ＋ｙ −Ｖｍｇｇ ／ Ｒ３であられされる
が、電圧Ｖ□、が負の温度係数（−２ｒｎ Ｖ ／ ℃
）を持ち、−大抵抗Ｒ３は正の温度係数（例えば２００
０ ｐｐｍ７℃）を持っているので、上記制限電流Ｉ
ＬＩＭＩＴは負の温度係数を持つことになり、温度に著
しく影響を受けるという問題があった。
Ｔは、 Ｘ ｔ＋ｘ＋ｙ −Ｖｍｇｇ ／ Ｒ３であられされる
が、電圧Ｖ□、が負の温度係数（−２ｒｎ Ｖ ／ ℃
）を持ち、−大抵抗Ｒ３は正の温度係数（例えば２００
０ ｐｐｍ７℃）を持っているので、上記制限電流Ｉ
ＬＩＭＩＴは負の温度係数を持つことになり、温度に著
しく影響を受けるという問題があった。
本発明はこのよ・うな点に鑑みでなされたものであり、
その目的は、制限電流が温度の影響を受けないようにす
ることである。
その目的は、制限電流が温度の影響を受けないようにす
ることである。
このために本発明は、誤差増幅器の出力を増幅する出力
用トランジスタと、該出力用トランジスタのベースに接
続される定電流源と、上記出力用トランジスタのエミッ
タと上記出力端子間に接続される電流検出用の抵抗とを
具備し、該電流検出用抵抗で検出される電流が所定値を
越えると上記出力用トランジスタの電流を制限する電流
制限回路を有する出力回路において、上記出力用トラン
ジスタを第１のトランジスタと該第１のトランジスタよ
りエミッタ面積の大きな第２のトランジスタで構成して
上記電流検出用抵抗を上記第２のトランジスタのエミッ
タに接続し、且つ上記第１及び第２のトランジスタのコ
レクタにカレントミラー回路を接続し、上記第１のトラ
ンジスタと」二記第２のトランジスタのコレクタ電流が
同一となることにより、電流制限を行うようにした。
用トランジスタと、該出力用トランジスタのベースに接
続される定電流源と、上記出力用トランジスタのエミッ
タと上記出力端子間に接続される電流検出用の抵抗とを
具備し、該電流検出用抵抗で検出される電流が所定値を
越えると上記出力用トランジスタの電流を制限する電流
制限回路を有する出力回路において、上記出力用トラン
ジスタを第１のトランジスタと該第１のトランジスタよ
りエミッタ面積の大きな第２のトランジスタで構成して
上記電流検出用抵抗を上記第２のトランジスタのエミッ
タに接続し、且つ上記第１及び第２のトランジスタのコ
レクタにカレントミラー回路を接続し、上記第１のトラ
ンジスタと」二記第２のトランジスタのコレクタ電流が
同一となることにより、電流制限を行うようにした。
また、上記第１のトランジスタのコレクタ電位を検出す
る第３のトランジスタと、上記誤差増幅器の出力と上記
出力端子との間にコレクタ・エミッタが接続され上記第
３のトランジスタの導通により導通して電流制限を行う
第４のトランジスタとを具備させることもできる。
る第３のトランジスタと、上記誤差増幅器の出力と上記
出力端子との間にコレクタ・エミッタが接続され上記第
３のトランジスタの導通により導通して電流制限を行う
第４のトランジスタとを具備させることもできる。
以下、本発明の実施例について説明する。第１図はその
一実施例の電流制限回路を有する出力回路を示す図であ
る。第３図のものと同一のものには同一の符号を付した
。
一実施例の電流制限回路を有する出力回路を示す図であ
る。第３図のものと同一のものには同一の符号を付した
。
本実施例では、出力トランジスタとしてトランジスタＱ
３とそのトランジスタＱ３よりＮ倍のエミッタ面積を有
するトランジスタＱ４とを使用し、そのトランジスタＱ
４のエミッタ側に電流検出用抵抗Ｒ３を接続する共に、
コレクタ側にトランジスタＱ５、Ｑ６からなるカレント
ミラー回路を接続し、そのカレントミラー回路のトラン
ジスタＱ６のコレクタ電位で制御されるトランジスタＱ
７を設けて、このトランジスタＱ７の導通により抵抗Ｒ
４に電流を流し、電流制限用のトランジスタＱ２を制御
するようにした。
３とそのトランジスタＱ３よりＮ倍のエミッタ面積を有
するトランジスタＱ４とを使用し、そのトランジスタＱ
４のエミッタ側に電流検出用抵抗Ｒ３を接続する共に、
コレクタ側にトランジスタＱ５、Ｑ６からなるカレント
ミラー回路を接続し、そのカレントミラー回路のトラン
ジスタＱ６のコレクタ電位で制御されるトランジスタＱ
７を設けて、このトランジスタＱ７の導通により抵抗Ｒ
４に電流を流し、電流制限用のトランジスタＱ２を制御
するようにした。
さて、本実施例では、トランジスタＱ４がトランジスタ
Ｑ３よりもＮ倍のエミッタ面積をもつため、出力電流１
ｏが、 ｉ ｏ ＜ （Ｖｔ ｌ −Ｎ） ／ Ｒ３の範囲で
は、トランジスタＱ３のコレクタ電流１ ｃ ３よりも
トランジスタＱ４のコレクタ電流■。、を流れる電流の
方が多く、トランジスタＱ７はベース電流が流れずオフ
となり、よってトランジスタＱ２もオフである。なお、
Ｖ ？ ” ｋ Ｔ ／ ｑで、ｋはボルツマン定数、
Ｔは絶対温度、ｑは電子の電荷である。
Ｑ３よりもＮ倍のエミッタ面積をもつため、出力電流１
ｏが、 ｉ ｏ ＜ （Ｖｔ ｌ −Ｎ） ／ Ｒ３の範囲で
は、トランジスタＱ３のコレクタ電流１ ｃ ３よりも
トランジスタＱ４のコレクタ電流■。、を流れる電流の
方が多く、トランジスタＱ７はベース電流が流れずオフ
となり、よってトランジスタＱ２もオフである。なお、
Ｖ ？ ” ｋ Ｔ ／ ｑで、ｋはボルツマン定数、
Ｔは絶対温度、ｑは電子の電荷である。
一方、出力電流Ｎｏが、
Ｉ ｏ ≧（Ｖｔ ｌ 、 Ｎ） ／ Ｒ３となると
、トランジスタＱ３のコレクタ電流■。。
、トランジスタＱ３のコレクタ電流■。。
がトランジスタＱ４のコレクタ電流ＩＣ４よりも多くな
り、トランジスタＱ７はベース電流が流れてオンし、抵
抗Ｒ４に電圧が生じ１．トランジスタＱ２がオンとなっ
て、トランジスタＱ３、Ｑ４のべ−スミ流がカットされ
、電流制限が行われる。以上の状態を第２図に示した。
り、トランジスタＱ７はベース電流が流れてオンし、抵
抗Ｒ４に電圧が生じ１．トランジスタＱ２がオンとなっ
て、トランジスタＱ３、Ｑ４のべ−スミ流がカットされ
、電流制限が行われる。以上の状態を第２図に示した。
従って、制限される電流値ＩＬＩ□７は、Ｉ Ｌ’１Ｍ
Ｉ？ ＝ （Ｖｔ ｌ、Ｎ）／Ｒ３で表されるが
、電圧ＶＴは正の温度係数（例えば３３００ ＰＰＭ
／’Ｃ）であり、抵抗Ｒ３も前述したように正の温度係
数であるので、温度依存性が少なくなる。
Ｉ？ ＝ （Ｖｔ ｌ、Ｎ）／Ｒ３で表されるが
、電圧ＶＴは正の温度係数（例えば３３００ ＰＰＭ
／’Ｃ）であり、抵抗Ｒ３も前述したように正の温度係
数であるので、温度依存性が少なくなる。
以上から本発明によれば、制限される電流の値が温度に
より大きな影響を受けることはなく、よって温度が誠化
しても希望の電流値で制限をかけることができるという
利点がある。
より大きな影響を受けることはなく、よって温度が誠化
しても希望の電流値で制限をかけることができるという
利点がある。
第１図は本発明の一実施例の電流制限回路を有する出力
回路の回路図、第２図は動作説明図、第３図は従来の電
流制限回路を有する出力回路の回路図である。 １・・・定電流源、２・・・出力端子、３・・・誤差増
幅器、４・・・入力端子。 第２
回路の回路図、第２図は動作説明図、第３図は従来の電
流制限回路を有する出力回路の回路図である。 １・・・定電流源、２・・・出力端子、３・・・誤差増
幅器、４・・・入力端子。 第２
Claims (2)
- （１）、誤差増幅器の出力を増幅する出力用トランジス
タと、該出力用トランジスタのベースに接続される定電
流源と、上記出力用トランジスタのエミッタと上記出力
端子間に接続される電流検出用の抵抗とを具備し、該電
流検出用抵抗で検出される電流が所定値を越えると上記
出力用トランジスタの電流を制限する電流制限回路を有
する出力回路において、 上記出力用トランジスタを第１のトランジスタと該第１
のトランジスタよりエミッタ面積の大きな第２のトラン
ジスタで構成して上記電流検出用抵抗を上記第２のトラ
ンジスタのエミッタに接続し、且つ上記第１及び第２の
トランジスタのコレクタにカレントミラー回路を接続し
、上記第１のトランジスタと上記第２のトランジスタの
コレクタ電流が同一となることにより、電流制限を行う
ことを特徴とする電流制限回路を有する出力回路。 - （２）、上記第１のトランジスタのコレクタ電位を検出
する第３のトランジスタと、上記誤差増幅器の出力と上
記出力端子との間にコレクタ・エミッタが接続され上記
第３のトランジスタの導通により導通して電流制限を行
う第４のトランジスタとを具備することを特徴とする特
許請求の範囲第１項記載の電流制限回路を有する出力回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065950A JP2807700B2 (ja) | 1989-03-20 | 1989-03-20 | 電流制限回路を有する出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065950A JP2807700B2 (ja) | 1989-03-20 | 1989-03-20 | 電流制限回路を有する出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246406A true JPH02246406A (ja) | 1990-10-02 |
| JP2807700B2 JP2807700B2 (ja) | 1998-10-08 |
Family
ID=13301766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1065950A Expired - Fee Related JP2807700B2 (ja) | 1989-03-20 | 1989-03-20 | 電流制限回路を有する出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2807700B2 (ja) |
-
1989
- 1989-03-20 JP JP1065950A patent/JP2807700B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2807700B2 (ja) | 1998-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0351118B2 (ja) | ||
| JPS63136712A (ja) | 差動比較回路 | |
| JPS6260847B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH02246406A (ja) | 電流制限回路を有する出力回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPS6125319A (ja) | 比較装置 | |
| JPH0145766B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS62102612A (ja) | 利得制御回路 | |
| JPH0535447B2 (ja) | ||
| JPS6325768Y2 (ja) | ||
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPS6032941B2 (ja) | コンパレ−タ回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH0316644B2 (ja) | ||
| JPH01305609A (ja) | 出力回路 | |
| JPS61247111A (ja) | 増幅回路 | |
| JPS63178310A (ja) | 低入出力電圧差電源回路 | |
| JPS6096921A (ja) | 電子スイツチの過電流検出回路 | |
| JPS62104311A (ja) | スイツチ回路 | |
| JPH0666649B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0327606A (ja) | 電界効果トランジスタ増幅回路 | |
| JPH01183207A (ja) | 差動増幅回路 | |
| JPS6392108A (ja) | バツフア回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |