JPS58182873A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58182873A JPS58182873A JP57066600A JP6660082A JPS58182873A JP S58182873 A JPS58182873 A JP S58182873A JP 57066600 A JP57066600 A JP 57066600A JP 6660082 A JP6660082 A JP 6660082A JP S58182873 A JPS58182873 A JP S58182873A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- point metal
- high melting
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ｒ−ト電極や配線ＩＩ４にモリブデンやタン
グステン等の高融点金属材料を用いた半導体装置の製造
方法に関する。
グステン等の高融点金属材料を用いた半導体装置の製造
方法に関する。
従来、ＭＯ８メモリデバイスのダート電極材料および配
Ｍｌ−材料には、それぞれ多結晶シリコンとアルミニウ
ムとが一般に使用されている。
Ｍｌ−材料には、それぞれ多結晶シリコンとアルミニウ
ムとが一般に使用されている。
ｆ−ト電極材料に多結晶シリコンが用いられている理由
は、多結晶シリコンが高温での不純物尋人に対しマスク
として作用し、所謂セルファライン法によるソース・ド
レイン領域の形成が可能であり、さら（二純度の高い多
結晶シリコン膜を形成する技術が確立されているためで
ある。
は、多結晶シリコンが高温での不純物尋人に対しマスク
として作用し、所謂セルファライン法によるソース・ド
レイン領域の形成が可能であり、さら（二純度の高い多
結晶シリコン膜を形成する技術が確立されているためで
ある。
また、配線材料としてアルミニウムが用いられている理
由は、アルミニウムの電気伝導性が商＜、シかもシリコ
ン酸化膜に対する密着性が強いためである。
由は、アルミニウムの電気伝導性が商＜、シかもシリコ
ン酸化膜に対する密着性が強いためである。
ところが、このような材料は、今後ＬＳＩを微細１ヒし
ていく上で次のような問題を有している。すなわち、デ
ート電極としての多結晶シリコンに関しては、その電気
伝導性が金属に比べて約２桁劣るため、ＬＳＩ７′″バ
イスの電気応答性低下の主たる原因となりつつある。ま
た、アルミニウムは結晶粒径が大きく加工が容易でない
ばかりか、高温熱処理に対する耐性がない等の欠点を有
する。
ていく上で次のような問題を有している。すなわち、デ
ート電極としての多結晶シリコンに関しては、その電気
伝導性が金属に比べて約２桁劣るため、ＬＳＩ７′″バ
イスの電気応答性低下の主たる原因となりつつある。ま
た、アルミニウムは結晶粒径が大きく加工が容易でない
ばかりか、高温熱処理に対する耐性がない等の欠点を有
する。
そこで最近、上記問題を解決する方法として、高融点金
属をダート電極材料および配線材料として用いる試みが
なされている。しかしながら、高融点金属ｆ−）電極を
有する半導体装置は、多結晶シリコンデート電極を有す
るものと比較してダート閾値電圧ｖｔｈが均一にならな
いと云う欠点を持つ。この理由は、金属点金１？４が、
例えばリンをドープした多結晶シリコンと異なり、ｒ−
ト駿１ヒ膜中のナトリウム等の可動イオンなｒツタリン
グする機能を持たないからである。
属をダート電極材料および配線材料として用いる試みが
なされている。しかしながら、高融点金属ｆ−）電極を
有する半導体装置は、多結晶シリコンデート電極を有す
るものと比較してダート閾値電圧ｖｔｈが均一にならな
いと云う欠点を持つ。この理由は、金属点金１？４が、
例えばリンをドープした多結晶シリコンと異なり、ｒ−
ト駿１ヒ膜中のナトリウム等の可動イオンなｒツタリン
グする機能を持たないからである。
さらには、モリブデンやタングステン等に代表される高
融点金属材料を高温で熱処理すると°核材料が柱状結晶
粒になるため、高融点金属上の各種絶縁膜を除去する際
、粒界を通してエツチング液（がス）が高融点金属下に
も達する現象が見られる。したがって、高融点金属」二
の絶縁膜を除去する場合、同時に１妬融点金属下の絶縁
〔発明の目的〕 本発明の目的は、ｒ−１電極や配線１−４に高融点金１
萬材料を用いることができ、高融点金属ｒ−トにおいて
問題となっていた酸化膜中への可動イオンの導入を防ぎ
、かつ高融点金属下の異常エツチング現象をなくすこと
のできる半導体装置の製造方法を提供することにある。
融点金属材料を高温で熱処理すると°核材料が柱状結晶
粒になるため、高融点金属上の各種絶縁膜を除去する際
、粒界を通してエツチング液（がス）が高融点金属下に
も達する現象が見られる。したがって、高融点金属」二
の絶縁膜を除去する場合、同時に１妬融点金属下の絶縁
〔発明の目的〕 本発明の目的は、ｒ−１電極や配線１−４に高融点金１
萬材料を用いることができ、高融点金属ｒ−トにおいて
問題となっていた酸化膜中への可動イオンの導入を防ぎ
、かつ高融点金属下の異常エツチング現象をなくすこと
のできる半導体装置の製造方法を提供することにある。
〔発明の概要Ｊ
本発明の骨子は、高融点金属材料からなる棉電膜に該金
属材料より質量の大きな原子をイオン注入することにあ
る１、一般に亮融点金１萬からなる薄膜の構造は、Ｘ線
回折、電子線回折或いは電子顕微鏡観察で調べられてい
るように、全て柱状結晶粒からなっている。これ故に、
結晶粒径を経由して可動アルカリ金１萬が酸化膜中に混
入したり、エツチングガス（液）が高融点金属下に達し
たりする。すなわち、デバイス製作上発生する問題は、
高融点金属が柱状結晶粒になっていることに起因すると
いえる。
属材料より質量の大きな原子をイオン注入することにあ
る１、一般に亮融点金１萬からなる薄膜の構造は、Ｘ線
回折、電子線回折或いは電子顕微鏡観察で調べられてい
るように、全て柱状結晶粒からなっている。これ故に、
結晶粒径を経由して可動アルカリ金１萬が酸化膜中に混
入したり、エツチングガス（液）が高融点金属下に達し
たりする。すなわち、デバイス製作上発生する問題は、
高融点金属が柱状結晶粒になっていることに起因すると
いえる。
本発明者等は、上記の問題を解決すべく鋭意研究を重ね
た結果、高融点金属の柱状結晶粒を非晶質化すればよい
ことを見出した。周知の通り、イオン注入法によって高
融点金属材料原子より重い原子を、ターピットとなる高
融点金属に注入すると、高いエネルギを有する注入原子
は高融点金属原子をノックオンし、無数の格子間原子を
発生する。ここで重要な点は、注入原子の質量がターゲ
ット原子の質量より上まわることであり、このような状
況とすることによってターゲット原子は格子位置からは
ずれ、金属の結晶性は失われていく。
た結果、高融点金属の柱状結晶粒を非晶質化すればよい
ことを見出した。周知の通り、イオン注入法によって高
融点金属材料原子より重い原子を、ターピットとなる高
融点金属に注入すると、高いエネルギを有する注入原子
は高融点金属原子をノックオンし、無数の格子間原子を
発生する。ここで重要な点は、注入原子の質量がターゲ
ット原子の質量より上まわることであり、このような状
況とすることによってターゲット原子は格子位置からは
ずれ、金属の結晶性は失われていく。
高融点金属の非晶質化の過程は、注入する原子の質重、
注入時の温度および注入速度等の複雑な関数となるため
、−概にはいえないがドーズｌとしてはｌＸｌ０１３［
：原子／ｍ′］以上ヲ必要とする。また、非晶質（ヒし
た高融点金１ｆｉは原子の再配列によって再結晶化する
が、処理温度が融点の１／１０以下になると非晶質のま
ま安定化する。一般に、処理温度が常温（３００Ｋ）で
あるため、該温度は高融点金属の融点の１／１０以下と
なっている。したがって、非晶質化された高融点金属が
再結晶化することはない。さらに、上記条件を満たさな
い場合でも、構成原子の表面自己拡散は極めて遅く再結
晶化することは殆んどない。
注入時の温度および注入速度等の複雑な関数となるため
、−概にはいえないがドーズｌとしてはｌＸｌ０１３［
：原子／ｍ′］以上ヲ必要とする。また、非晶質（ヒし
た高融点金１ｆｉは原子の再配列によって再結晶化する
が、処理温度が融点の１／１０以下になると非晶質のま
ま安定化する。一般に、処理温度が常温（３００Ｋ）で
あるため、該温度は高融点金属の融点の１／１０以下と
なっている。したがって、非晶質化された高融点金属が
再結晶化することはない。さらに、上記条件を満たさな
い場合でも、構成原子の表面自己拡散は極めて遅く再結
晶化することは殆んどない。
本発明はこのような点に看目し、デート電極や配線・層
等に高融点金属材料を用いて半導体装置を製造するに際
し、を記高融点金属材料からなる導電層を形成したのち
、この導電層に上記高融点金属材料より質量の大きな原
子をイオン注入するようにした方法である。
等に高融点金属材料を用いて半導体装置を製造するに際
し、を記高融点金属材料からなる導電層を形成したのち
、この導電層に上記高融点金属材料より質量の大きな原
子をイオン注入するようにした方法である。
本発明によれば、高融点金属材料を用いることに起因す
る酸化膜中への可動イオンの導入や高融点金属下の異常
エツチング現象等を未然に防止することができる。した
がって、各種半導体デバイス製造工程に適用して、例え
ばＬＳＩデバイスの電気的応答速度の向ｔをはかり得る
等の効果を泰する。
る酸化膜中への可動イオンの導入や高融点金属下の異常
エツチング現象等を未然に防止することができる。した
がって、各種半導体デバイス製造工程に適用して、例え
ばＬＳＩデバイスの電気的応答速度の向ｔをはかり得る
等の効果を泰する。
第１図乃至第７図は本発明の一実施例に係わるＭＯＳ）
ランジスタ製造工程を示す断面図である。まず、第１図
に示す如く厚さ３００Ｃμｍ玉比抵抗５〔Ω−ｍ〕のＰ
型シリコン基板１を用い、酸素雰囲気中９００ Ｃ℃）
の熱処理によりシリコン基板１表面に厚さ約１００ （
Ａ）のＳｉｎ、膜２を形成する。続いて、ＳＩＨ，ガス
とＮＨ，ガスとの混合ガスを使用する一般的な方法で、
Ｓｉｎ、膜２七に耐酸化性被膜として厚さＯ，２［μｍ
）の８１．Ｎ、膜３を形成７６゜次いで、第２図に示す
如く素子領域にホトレノスト膜４を形成し、プラズマエ
ツチングにより８１、Ｎ、膜３を選択的に除去したのち
、約１００（ＫｅＶ）で？ロンを１０ 〔／備 〕程度
イオン注入してフィールド領域の基板１内にＰ 型層５
（反転防止層）を形成する。その後、緩衝ＨＦ溶液を用
いてＳｉｎ、膜２を選択的に除去する１、 次に、ｌ１ｌｔＪｅＳｉｏ２膜２および８１．Ｎ４膜３
をマスクとして＋ｉ気気門囲気中フィールド酸化を行い
、第３図に示す如く厚さ約１〔μｍ〕のＳＩＯ□膜（フ
ィールド酸化膜）６を形成する。
ランジスタ製造工程を示す断面図である。まず、第１図
に示す如く厚さ３００Ｃμｍ玉比抵抗５〔Ω−ｍ〕のＰ
型シリコン基板１を用い、酸素雰囲気中９００ Ｃ℃）
の熱処理によりシリコン基板１表面に厚さ約１００ （
Ａ）のＳｉｎ、膜２を形成する。続いて、ＳＩＨ，ガス
とＮＨ，ガスとの混合ガスを使用する一般的な方法で、
Ｓｉｎ、膜２七に耐酸化性被膜として厚さＯ，２［μｍ
）の８１．Ｎ、膜３を形成７６゜次いで、第２図に示す
如く素子領域にホトレノスト膜４を形成し、プラズマエ
ツチングにより８１、Ｎ、膜３を選択的に除去したのち
、約１００（ＫｅＶ）で？ロンを１０ 〔／備 〕程度
イオン注入してフィールド領域の基板１内にＰ 型層５
（反転防止層）を形成する。その後、緩衝ＨＦ溶液を用
いてＳｉｎ、膜２を選択的に除去する１、 次に、ｌ１ｌｔＪｅＳｉｏ２膜２および８１．Ｎ４膜３
をマスクとして＋ｉ気気門囲気中フィールド酸化を行い
、第３図に示す如く厚さ約１〔μｍ〕のＳＩＯ□膜（フ
ィールド酸化膜）６を形成する。
次いで、Ｓｉ３Ｎ４膜３を熱リン酸で除去し、稙（ｉＨ
Ｆ溶ｉ＋１１［テＳｉｎ、 ＋１１２ ヲ除去シタノチ
、９００〔℃〕の酸素雰囲気中に入れて約５００（Ａ）
の８１０！膜（ｆ−）酸（ヒ膜）７を形成する。続いて
、第４図に示す如く高融点金属ｙ−ト電極となるモリブ
デン膜８をＳｉＯ，膜６．７Ｊ：、に床着形成する。こ
の状態で第５図に示す如く、モリブデン膜８にタングス
テンイオンを１００（ＫｅＶ）の加速エネルギでＩ Ｘ
１０”［： ／ａｎ、”〕注入し、モリブデン膜８の
表面を非晶質（ヒし非晶質膜９を形成する。
Ｆ溶ｉ＋１１［テＳｉｎ、 ＋１１２ ヲ除去シタノチ
、９００〔℃〕の酸素雰囲気中に入れて約５００（Ａ）
の８１０！膜（ｆ−）酸（ヒ膜）７を形成する。続いて
、第４図に示す如く高融点金属ｙ−ト電極となるモリブ
デン膜８をＳｉＯ，膜６．７Ｊ：、に床着形成する。こ
の状態で第５図に示す如く、モリブデン膜８にタングス
テンイオンを１００（ＫｅＶ）の加速エネルギでＩ Ｘ
１０”［： ／ａｎ、”〕注入し、モリブデン膜８の
表面を非晶質（ヒし非晶質膜９を形成する。
次に、第６図に示す如くモリブデン膜８．非晶’ｋＢ１
９および８ｉ０．膜７を）ｆターニングしてｆ−ト電極
を形成したのち、例えばリンを拡散することによりＮ型
層からなるソース・ドレイン鎖板１０ａ 、 １０ｂを
形成する。次いで、気相成長法を用い第７図に示す如＜
Ｓｉｎ、膜１１を約５０００ ＣＡ ）堆積したのちコ
ンタクトホールを形成し、その後スノヤツタ法にてモリ
ブデン膜１２を約１〔μｍ〕の厚さにｇ看形成する。
９および８ｉ０．膜７を）ｆターニングしてｆ−ト電極
を形成したのち、例えばリンを拡散することによりＮ型
層からなるソース・ドレイン鎖板１０ａ 、 １０ｂを
形成する。次いで、気相成長法を用い第７図に示す如＜
Ｓｉｎ、膜１１を約５０００ ＣＡ ）堆積したのちコ
ンタクトホールを形成し、その後スノヤツタ法にてモリ
ブデン膜１２を約１〔μｍ〕の厚さにｇ看形成する。
そして、前記第５図に示した工程と同様にしてモリブデ
ン膜１２の表面に非晶質膜１３を形成する。しかるのち
、写真蝕刻法を用いてモリブデン膜１２および非晶質膜
１３をツマターニングし配線層を形成することによって
、ＭＯ８トランジスタが形成されることになる。
ン膜１２の表面に非晶質膜１３を形成する。しかるのち
、写真蝕刻法を用いてモリブデン膜１２および非晶質膜
１３をツマターニングし配線層を形成することによって
、ＭＯ８トランジスタが形成されることになる。
かくして本実施例方法によれば、前記モリブデン＠８．
１２に、にそれぞれ非晶質膜９．１３を形成しているの
で、モリブデン膜８．１２をバターニングする際該膜８
．１２上のレジスト膜に含まれたアルカリ金属がモリブ
デン膜８゜１２の下方に拡散することを防止できる。こ
のため、ｒ−ト電極および配線層を高融点金属材料で形
成したＭＯＳ）ランゾスタを歩留り良く製造することが
できる。
１２に、にそれぞれ非晶質膜９．１３を形成しているの
で、モリブデン膜８．１２をバターニングする際該膜８
．１２上のレジスト膜に含まれたアルカリ金属がモリブ
デン膜８゜１２の下方に拡散することを防止できる。こ
のため、ｒ−ト電極および配線層を高融点金属材料で形
成したＭＯＳ）ランゾスタを歩留り良く製造することが
できる。
なお、本発明は上述した実施例に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、自］記モリブデン膜の代りに
は、タングステン、その他の画融点金属材料を用いても
よい。さらに、高融点金属膜の形成はスノッタ流肴に限
るものではなく、気相成長や電子ビーム蒸着等によって
も可能である。また、高融点金属膜に注入するイオン種
は、該膜を形成する毘融点金属材料より質量の大きなも
のであればよい。さらに、イオン注入時の加速電圧やド
ーズ量等ハ、仕様に応じて適宜定めればよい。
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、自］記モリブデン膜の代りに
は、タングステン、その他の画融点金属材料を用いても
よい。さらに、高融点金属膜の形成はスノッタ流肴に限
るものではなく、気相成長や電子ビーム蒸着等によって
も可能である。また、高融点金属膜に注入するイオン種
は、該膜を形成する毘融点金属材料より質量の大きなも
のであればよい。さらに、イオン注入時の加速電圧やド
ーズ量等ハ、仕様に応じて適宜定めればよい。
第１図乃至第７図はそれぞれ本発明の一実施例に係わる
ＭＯＳ）ランノスタ製造工程を示す断面図である。 １・・・Ｐ型シリコン基板、２・・・５ｉｎ２膜、３・
・・ＳＩ３Ｎ４膜、４・・・ホトレジスト膜、５・・・
Ｐ 型層（反転防止１−）、６・・・Ｓ１０！膜（フィ
ールド峻１ヒ膜）、７＝・８１０．膜（１’ −ト酸（
ヒ膜） ｔｉ 、 Ｊ、？・・・モリブデン膜、９．１
３・・・非晶′Ｒ膜、１０ａ。 １．０１−Ｎ型層（ソース・ドレイン領域）、１１・・
・Ｓ１０．膜。 出願人代理人 弁理士 鈴 江 武 彦１
ＭＯＳ）ランノスタ製造工程を示す断面図である。 １・・・Ｐ型シリコン基板、２・・・５ｉｎ２膜、３・
・・ＳＩ３Ｎ４膜、４・・・ホトレジスト膜、５・・・
Ｐ 型層（反転防止１−）、６・・・Ｓ１０！膜（フィ
ールド峻１ヒ膜）、７＝・８１０．膜（１’ −ト酸（
ヒ膜） ｔｉ 、 Ｊ、？・・・モリブデン膜、９．１
３・・・非晶′Ｒ膜、１０ａ。 １．０１−Ｎ型層（ソース・ドレイン領域）、１１・・
・Ｓ１０．膜。 出願人代理人 弁理士 鈴 江 武 彦１
Claims (1)
- 【特許請求の範囲】 ｍｒ−）電極或いは配線層の少なくとも一万に高融点金
属材料を用いて半導体装置を製造する方法において、上
記高融点金属材料からなる４電ｊ−を形成する工程と、
このＳ電層にに、紀高融点金属材料より＊置の大きな原
子をイオン注入するする工程とを具備したことを特徴と
する半導体装置の製造方法。 （２）前記高融点金属材料として、モリブデン或いはタ
ングステンを用いることを特徴とする特許請求の範囲＠
１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57066600A JPS58182873A (ja) | 1982-04-21 | 1982-04-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57066600A JPS58182873A (ja) | 1982-04-21 | 1982-04-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58182873A true JPS58182873A (ja) | 1983-10-25 |
Family
ID=13320570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57066600A Pending JPS58182873A (ja) | 1982-04-21 | 1982-04-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182873A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079742A (ja) * | 1983-10-05 | 1985-05-07 | Nec Corp | 集積回路 |
| JPS60249320A (ja) * | 1984-05-25 | 1985-12-10 | Hitachi Ltd | 電極配線 |
| JPS63169743A (ja) * | 1987-01-07 | 1988-07-13 | Sharp Corp | 半導体装置の製造方法 |
| US5278099A (en) * | 1985-05-13 | 1994-01-11 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device having wiring electrodes |
| WO1995017012A1 (en) * | 1993-12-17 | 1995-06-22 | National Semiconductor Corporation | Refractory metal contact for a power device |
| JPH08241895A (ja) * | 1995-03-03 | 1996-09-17 | Nec Corp | 半導体装置及びその製造方法 |
| JP2023042851A (ja) * | 2021-09-15 | 2023-03-28 | 株式会社デンソー | 圧電膜積層体およびその製造方法 |
-
1982
- 1982-04-21 JP JP57066600A patent/JPS58182873A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079742A (ja) * | 1983-10-05 | 1985-05-07 | Nec Corp | 集積回路 |
| JPS60249320A (ja) * | 1984-05-25 | 1985-12-10 | Hitachi Ltd | 電極配線 |
| US5278099A (en) * | 1985-05-13 | 1994-01-11 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device having wiring electrodes |
| JPS63169743A (ja) * | 1987-01-07 | 1988-07-13 | Sharp Corp | 半導体装置の製造方法 |
| WO1995017012A1 (en) * | 1993-12-17 | 1995-06-22 | National Semiconductor Corporation | Refractory metal contact for a power device |
| JPH08241895A (ja) * | 1995-03-03 | 1996-09-17 | Nec Corp | 半導体装置及びその製造方法 |
| JP2023042851A (ja) * | 2021-09-15 | 2023-03-28 | 株式会社デンソー | 圧電膜積層体およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5275872A (en) | Polycrystalline silicon thin film transistor | |
| US6091109A (en) | Semiconductor device having different gate oxide thicknesses by implanting halogens in one region and nitrogen in the second region | |
| JPS6072272A (ja) | 半導体装置の製造方法 | |
| US5130266A (en) | Polycide gate MOSFET process for integrated circuits | |
| JPH0777259B2 (ja) | 所望の温度係数を持った多結晶シリコン抵抗の製造方法 | |
| JPS60254766A (ja) | ゲート電極およびｃｍｏｓ集積回路の製造方法 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| US6686255B2 (en) | Amorphizing ion implant local oxidation of silicon (LOCOS) method for forming an isolation region | |
| JPS58182873A (ja) | 半導体装置の製造方法 | |
| JP4521327B2 (ja) | 半導体装置の製造方法 | |
| KR100264029B1 (ko) | 티타늄 실리사이드막을 가진 반도체 장치 제조 방법 | |
| JPS5856467A (ja) | 半導体装置の製造方法 | |
| JPS6072229A (ja) | 半導体装置の電極・配線構造体 | |
| JPH0412629B2 (ja) | ||
| JPS6161544B2 (ja) | ||
| JPS5916361A (ja) | 半導体装置の製造方法 | |
| JPH0225072A (ja) | 半導体装置の製造方法 | |
| JPS61174745A (ja) | 半導体装置の製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPS6070744A (ja) | 半導体装置の製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JPH046090B2 (ja) | ||
| JPS607126A (ja) | 半導体装置の製造方法 | |
| JPH047824A (ja) | 半導体装置の製造方法 |