JPH02264448A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02264448A JPH02264448A JP8591789A JP8591789A JPH02264448A JP H02264448 A JPH02264448 A JP H02264448A JP 8591789 A JP8591789 A JP 8591789A JP 8591789 A JP8591789 A JP 8591789A JP H02264448 A JPH02264448 A JP H02264448A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mark
- defect detection
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000001514 detection method Methods 0.000 abstract description 35
- 230000007547 defect Effects 0.000 abstract description 26
- 238000005259 measurement Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野Ｊ
本発明は半導体集積回路パターンの配置精度及びパター
ン欠陥の検出に関する。 ［従来の技術］ 従来の半導体集積回路におい（は、パターン欠陥検出用
位置検出マークとパターン配置精度測定用マークは異な
る形状のパターンが異なる位置に配置されていた。 〔発明が解決しようとする課題］ しかし、前述の従来技術では、パターン欠陥検出用位置
検出マークとパターン配置精度測定用マークの両方を配
置しなければならないため、工数の増加、あるいは、チ
ップサイズの増加等の問題点を有する。そこで本発明は
このような問題点を解決するもので、その目的とすると
ころは、チップサイズ及びデータ作成工数に影響を及ぼ
さず、パターン配置精度及びパターン欠陥検出効率の向
上を可能にするマークの形状及び配置条件を提供すると
ころにある。
ン欠陥の検出に関する。 ［従来の技術］ 従来の半導体集積回路におい（は、パターン欠陥検出用
位置検出マークとパターン配置精度測定用マークは異な
る形状のパターンが異なる位置に配置されていた。 〔発明が解決しようとする課題］ しかし、前述の従来技術では、パターン欠陥検出用位置
検出マークとパターン配置精度測定用マークの両方を配
置しなければならないため、工数の増加、あるいは、チ
ップサイズの増加等の問題点を有する。そこで本発明は
このような問題点を解決するもので、その目的とすると
ころは、チップサイズ及びデータ作成工数に影響を及ぼ
さず、パターン配置精度及びパターン欠陥検出効率の向
上を可能にするマークの形状及び配置条件を提供すると
ころにある。
本発明の半導体集積回路は、パターン配置精度測定用バ
クーンとパターン欠陥を検出する比較検査式欠陥検出装
置の位置検出マークをＬ型の同一形状で兼用し、かつ、
チップの四隅に、スクライブ領域端より回路パターン側
に少な（ともＩｇｍ以上離して配置することを特徴とす
る特
クーンとパターン欠陥を検出する比較検査式欠陥検出装
置の位置検出マークをＬ型の同一形状で兼用し、かつ、
チップの四隅に、スクライブ領域端より回路パターン側
に少な（ともＩｇｍ以上離して配置することを特徴とす
る特
本発明の上記の構成によれば、パターン配置精度測定用
パターンとパターン欠陥を検出する比較検査式欠陥検出
装置の位置検出マークを兼用することによりデータ作成
工数及びチップサイズの減少が可能となる。 【実 施 例】 以下１本発明について、実施例に基づいて説明する。 第１図及び第２図は本発明の実施例であり、第１図はパ
ターン欠陥検出用位置検出マーク兼パターン配置精度測
定用マークの形状例である。第２図は、前記パターン欠
陥検出用位置検出マーク兼パターン配置精度測定用マー
クの配置の例である。 １０１は回路パターン部分であり、１０２はスクライブ
領域、１０３はパターン欠陥検出用位置検出マーク兼パ
ターン配置精度測定用マークである。パターン欠陥検出
用位置検出マーク兼パターン配置精度測定用マーク１０
３はスクライブ領域１０２の端から少なくとも１μｍ以
上離れて配置されている。 パターン配置精度測定用パターンは、Ｘ方向及びＹ方向
の座標がわかればよく、そのためには、少なくとも、Ｘ
方向に平行な長方形とＹ方向に平行な長方形が配置され
ていればよい、ただし、光波測長の場合、前記長方形の
短辺と平行方向に走査するため、前記長方形の長辺と隣
接する他のパターンとの間に適当な間隔が必要となり、
その値は、少なくとも１μｍ以上必要である。また、パ
ターン欠陥を検出する比較検査式欠陥検出装置の位置検
出マークは、回路パターンとスクライブ領域の境界を示
すマークであればよい、故に、パターン配置精度測定用
パターンは、Ｌ型のパターン形状で、スクライブ領域よ
り１μｍ以上離して配置することで対応可能であり、パ
ターン欠陥を検出する比較検査式欠陥装置の位置検出マ
ークは、前記り型パターンを回路パターンとスクライブ
領域の境界付近に配置すればよい。 第３図は従来例であり、１０４はパターン欠陥検出用位
置検出マークであり、１０５はパターン配置精度測定用
マークである。パターン欠陥検出用位置検出マーク１０
４及びパターン配置精度測定用マーク１０５は１回路パ
ターン１０１内に別々に配置されている。 〔発明の効果］ 以上述べたように発明によれば、パターン欠陥検出用位
置検出マークとパターン配置精度測定用マークを兼用に
することにより、チップサイズ及び、データ作成工数を
増加させることなく、所定の位置検出及び配置精度の測
定目的を達成することが可能となる。 第３図は従来例を示す図。 １０１・・・回路バクーン部分 １０２・・・スクライブ領域 １０３・・・パターン欠陥検出用位置検出マーク兼パタ
ーン配置精度測定用 マーク １０４・・・パターン欠陥検出用位置検出マーク １０５・・・パターン配置精度測定用マーク以上
パターンとパターン欠陥を検出する比較検査式欠陥検出
装置の位置検出マークを兼用することによりデータ作成
工数及びチップサイズの減少が可能となる。 【実 施 例】 以下１本発明について、実施例に基づいて説明する。 第１図及び第２図は本発明の実施例であり、第１図はパ
ターン欠陥検出用位置検出マーク兼パターン配置精度測
定用マークの形状例である。第２図は、前記パターン欠
陥検出用位置検出マーク兼パターン配置精度測定用マー
クの配置の例である。 １０１は回路パターン部分であり、１０２はスクライブ
領域、１０３はパターン欠陥検出用位置検出マーク兼パ
ターン配置精度測定用マークである。パターン欠陥検出
用位置検出マーク兼パターン配置精度測定用マーク１０
３はスクライブ領域１０２の端から少なくとも１μｍ以
上離れて配置されている。 パターン配置精度測定用パターンは、Ｘ方向及びＹ方向
の座標がわかればよく、そのためには、少なくとも、Ｘ
方向に平行な長方形とＹ方向に平行な長方形が配置され
ていればよい、ただし、光波測長の場合、前記長方形の
短辺と平行方向に走査するため、前記長方形の長辺と隣
接する他のパターンとの間に適当な間隔が必要となり、
その値は、少なくとも１μｍ以上必要である。また、パ
ターン欠陥を検出する比較検査式欠陥検出装置の位置検
出マークは、回路パターンとスクライブ領域の境界を示
すマークであればよい、故に、パターン配置精度測定用
パターンは、Ｌ型のパターン形状で、スクライブ領域よ
り１μｍ以上離して配置することで対応可能であり、パ
ターン欠陥を検出する比較検査式欠陥装置の位置検出マ
ークは、前記り型パターンを回路パターンとスクライブ
領域の境界付近に配置すればよい。 第３図は従来例であり、１０４はパターン欠陥検出用位
置検出マークであり、１０５はパターン配置精度測定用
マークである。パターン欠陥検出用位置検出マーク１０
４及びパターン配置精度測定用マーク１０５は１回路パ
ターン１０１内に別々に配置されている。 〔発明の効果］ 以上述べたように発明によれば、パターン欠陥検出用位
置検出マークとパターン配置精度測定用マークを兼用に
することにより、チップサイズ及び、データ作成工数を
増加させることなく、所定の位置検出及び配置精度の測
定目的を達成することが可能となる。 第３図は従来例を示す図。 １０１・・・回路バクーン部分 １０２・・・スクライブ領域 １０３・・・パターン欠陥検出用位置検出マーク兼パタ
ーン配置精度測定用 マーク １０４・・・パターン欠陥検出用位置検出マーク １０５・・・パターン配置精度測定用マーク以上
第１図は本発明の半導体集積回路のパターン欠陥検出用
位置検出マーク兼パターン配置精度測定用マークの形状
例を示す図。 第２図は、パターン欠陥検出用位置検出マーク兼パター
ン配置精度測定用マークの配置例を示す図。 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）第 図
位置検出マーク兼パターン配置精度測定用マークの形状
例を示す図。 第２図は、パターン欠陥検出用位置検出マーク兼パター
ン配置精度測定用マークの配置例を示す図。 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）第 図
Claims (1)
- 半導体集積回路を各々のチップに分離するために設けら
れたスクライブ領域を有する半導体集積回路において、
Ｌ型のパターンを各チップの四隅かつ、スクライブ領域
端より回路パターン側に少なくとも１μｍ以上離して配
置することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8591789A JPH02264448A (ja) | 1989-04-05 | 1989-04-05 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8591789A JPH02264448A (ja) | 1989-04-05 | 1989-04-05 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02264448A true JPH02264448A (ja) | 1990-10-29 |
Family
ID=13872149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8591789A Pending JPH02264448A (ja) | 1989-04-05 | 1989-04-05 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02264448A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0514675A1 (en) | 1991-04-22 | 1992-11-25 | Fuji Photo Film Co., Ltd. | Silver halide photographic materials and method for processing the same |
-
1989
- 1989-04-05 JP JP8591789A patent/JPH02264448A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0514675A1 (en) | 1991-04-22 | 1992-11-25 | Fuji Photo Film Co., Ltd. | Silver halide photographic materials and method for processing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3634505B2 (ja) | アライメントマーク配置方法 | |
| JPH02264448A (ja) | 半導体集積回路 | |
| JPH07221166A (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
| JPS6292334A (ja) | 半導体材料製基板ウエハの品質検査パタ−ン | |
| JPH07221414A (ja) | 半導体回路基板 | |
| JP3104802B2 (ja) | 検査用規準ウェーハ | |
| JPH07111952B2 (ja) | ホトリソグラフィー工程におけるガラスマスク | |
| JPH02127641A (ja) | 半導体集積回路用レチクル | |
| JPH09127680A (ja) | 露光用マスク | |
| JPH0399453A (ja) | 半導体集積回路用スクライブデータ | |
| JPS62291126A (ja) | パタ−ン認識マ−ク | |
| JP3528366B2 (ja) | 集積回路装置 | |
| JPS63271915A (ja) | 半導体チツプ | |
| JP2001044146A (ja) | 半導体ウェハのダイシング位置認識方法 | |
| JP2560645B2 (ja) | 半導体装置のリード曲がり検査方法 | |
| JPH0254547A (ja) | 半導体集積回路 | |
| JPH0499045A (ja) | 半導体ウェーハ | |
| JPH0770856B2 (ja) | 混成集積回路基板の位置検出方法 | |
| JPH01280334A (ja) | 半導体ウェハにおける半導体チップの位置検出方法 | |
| JPH11274272A (ja) | 認識用マーク付きウェハ | |
| JPS6281036A (ja) | パタ−ン認識方法 | |
| JPH03142820A (ja) | 半導体装置の製造方法 | |
| JPS6017747A (ja) | 半導体集積回路製造用レチクル | |
| JPS6235541A (ja) | 半導体集積回路 | |
| JPH04255211A (ja) | アライメントマーク付半導体ウェハー |