JPH02264465A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02264465A
JPH02264465A JP1085913A JP8591389A JPH02264465A JP H02264465 A JPH02264465 A JP H02264465A JP 1085913 A JP1085913 A JP 1085913A JP 8591389 A JP8591389 A JP 8591389A JP H02264465 A JPH02264465 A JP H02264465A
Authority
JP
Japan
Prior art keywords
elements
isolation
gate electrode
source
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1085913A
Other languages
English (en)
Inventor
Koichi Mizugaki
浩一 水垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1085913A priority Critical patent/JPH02264465A/ja
Publication of JPH02264465A publication Critical patent/JPH02264465A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体装置の素子分離に関する。
［従来の技術］ 従来のＭＯ３型半導体装置は、基本的には、第２図のよ
うな構造をしていて、ゲート電極２０２及びソース、ド
レイン領域２０４から成る素子とゲート電極２０３及び
ソース、ドレイン領域２０５から成る素子を、ＬＯＯＯ
８２０１により、素子間分離を行なっていた。
［発明が解決しようとする課題］ 従来のＬｏＯＯＳによる素子間分離では、ＬｏＯＯＳの
境界部にバーズビークが発生するため、微細化が離しか
った。
そこで、本発明は、従来ＬＯＯＯ８で素子分離をしてい
たために微細化が困難であった事をＬｏＯＯＳと、微細
化が容易なトランジス、り構造の素子間分離素子を併用
することにより解決した半導体集積装置を提供すること
を目的とする。
［課題を解決するための手段］ 本発明の半導体装置は、Ｌｏ：；ａｂｏににゐ桑素子間
分離と、トランジスタ構造の素子間分離素子を有し、ｘ
、ｏａｏ’ｓに囲まれて分離されている領域の中を、ト
ランジスタ構造の素子間分離素子により素子間分離され
ていることを特徴とする。
［作用コ トランジスタがオフしているということは、１トランジ
スタのソース、ドレイン間が絶縁状態になっているとい
うことである。従って、素子間分離を行いたい素子の間
に１オフしているトランジスタを配置すれば、素子間の
分離が可能となる。
［実施例コ 本発明の半導体装置は、基本的には第１図で示される構
造をしている。
１０１はｈｏｏｏｓであり、１０ｉと１６３はゲート電
極である。１０４はトランジスタ構造の素子間分離素子
のゲート電極である。１０５，１０６はソース、ドレイ
ン領域である。
１０５と１０６の間が絶縁状態となる様に、・素子間分
離素子のゲート電極１０４に電圧を印加する。この状態
で、ゲート電極１０．２及びソース、ドレイン領域１０
５かもなる素子と、ゲート電極１０３及びソースタ　ド
レイン領域１０６からなる素子との間の素子間分離が可
能となる。
以上の様に素子間分離をした結果、本発明の第１図と、
従来の第２図を比較すると、ＬＯＯＯ８よりもトランジ
スタ構造の素子間分離素子の方が微細化が容易であるの
で、第１図の方が微細化が容易となる。
以上、従来の欠点を挙げながら、本発明の長所を、二つ
の素子間分離について説明した。しかし二つの素子に限
らず、ＬＯＯＯ３に囲まれた領域に、三つ以上の素子が
存在し、それらの素子間を分離する場合も、同様の効果
が期待できる。
［発明の効果コ 以上述べた本発明によれば、素子間分離に必要な面積を
小さ（できるため、集積度の高い半導体装置を提供でき
る。
【図面の簡単な説明】
第１図は、本発明の半導体装置を示す平面図。 第２図は、従来の半導体装置を示す平面図。 １０１　・・・・・・・・・　ＬＯＯＯ８１０２・・・
・・・・・・ゲート電極 １０３・・・・・・・・・グー）［極 １０４・・・・・・・・・トランジスタ構造の素子間分
離素子のゲート電極 １０５・・・・・・・・・ソース、ドレイン領域１０６
・・・・・・・・・ソース、ドレイン領域２　　ロ　　
１　　・・・　・・・　・・・　ＬＯ００５２０２・・
・・・・・・・ゲート電極 ２０３・・・・・・・・・ゲート電極 ２０４・・・・・・・・・ソース、ドレイン領域２０５
・・・・・・・・・ソース、ドレイン領域以上

Claims (1)

    【特許請求の範囲】
  1. （１）ＬＯＣＯＳ（選択酸化、Ｌｏｃａｌ ＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ、以下ＬＯＣＯ
    Ｓと略す）による素子間分離と、トランジスタ構造の素
    子間分離素子を有し、該ＬＯＣＯＳに囲まれて分離され
    ている領域の中を、該トランジスタ構造の素子間分離素
    子により素子間分離されていることを特徴とする半導体
    装置。
JP1085913A 1989-04-05 1989-04-05 半導体装置 Pending JPH02264465A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1085913A JPH02264465A (ja) 1989-04-05 1989-04-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1085913A JPH02264465A (ja) 1989-04-05 1989-04-05 半導体装置

Publications (1)

Publication Number Publication Date
JPH02264465A true JPH02264465A (ja) 1990-10-29

Family

ID=13872049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1085913A Pending JPH02264465A (ja) 1989-04-05 1989-04-05 半導体装置

Country Status (1)

Country Link
JP (1) JPH02264465A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285069A (en) * 1990-11-21 1994-02-08 Ricoh Company, Ltd. Array of field effect transistors of different threshold voltages in same semiconductor integrated circuit
JP2009231780A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285069A (en) * 1990-11-21 1994-02-08 Ricoh Company, Ltd. Array of field effect transistors of different threshold voltages in same semiconductor integrated circuit
JP2009231780A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 半導体装置

Similar Documents

Publication Publication Date Title
JPS594175A (ja) 電界効果半導体装置
JP3061020B2 (ja) 誘電体分離型半導体装置
JPH02264465A (ja) 半導体装置
JPS58116763A (ja) Ｍｏｓ型ｒｏｍ
JPS5937858B2 (ja) 半導体装置およびその製法
JPH061816B2 (ja) 半導体装置の製造方法
JPH01253265A (ja) 半導体装置
JPS5892254A (ja) 半導体装置
JPH02165678A (ja) Ｍｏｓトランジスタ
JPH0223668A (ja) 半導体装置
JPS62296455A (ja) 半導体装置
JPS61170068A (ja) Ｍｏｓトランジスタ
JPS63226963A (ja) 半導体装置
JPS5867062A (ja) 半導体装置
JPH03151660A (ja) 半導体集積回路装置
JPS639228A (ja) 半導体装置
JPS63310155A (ja) 半導体集積回路装置
JPS63226964A (ja) 半導体装置
JPS59119047U (ja) 高出力高周波トランジスタ
JPH03101269A (ja) 半導体集積回路
JPH0442567A (ja) 半導体装置
JPH02249263A (ja) 半導体集積回路及びその製造方法
JPH01309368A (ja) Ｍｏｓ型半導体記憶回路装置
JPS63119573A (ja) 半導体装置
JPS59193043A (ja) 半導体装置