JPH022649A - 半導体装置の故障解析方法 - Google Patents
半導体装置の故障解析方法Info
- Publication number
- JPH022649A JPH022649A JP63148798A JP14879888A JPH022649A JP H022649 A JPH022649 A JP H022649A JP 63148798 A JP63148798 A JP 63148798A JP 14879888 A JP14879888 A JP 14879888A JP H022649 A JPH022649 A JP H022649A
- Authority
- JP
- Japan
- Prior art keywords
- conductor wiring
- layer
- insulating film
- layer conductor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004458 analytical method Methods 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 238000010894 electron beam technology Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims abstract description 3
- 238000001020 plasma etching Methods 0.000 claims description 10
- 239000010410 layer Substances 0.000 abstract description 26
- 239000011229 interlayer Substances 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の故障解析方法に関し、特に電子ビ
ームテスタを用いて半導体装置の故障解析を容易に行な
える方法に関する。
ームテスタを用いて半導体装置の故障解析を容易に行な
える方法に関する。
従来、この種の半導体集積回路の故障解析は、第２図（
ａ）に示す様にパッシベーション用の絶縁１１１１８’
及び導体配線７及び７′の層間の絶縁膜８及び８′を全
く除去せずに電子ビームテスタを用いて電位コントラス
ト像もしくは内部波形を観察するか、又は第２図（ｂ）
に示す様に、眉間及びパッシベーションの絶縁膜８及び
８′をエツチングにより除去して同様の観察を行なって
ぃた〔発明が解決しようとする課題〕 上述した従来の半導体集積回路の故障解析方法の場合、
まず、絶縁膜を除去しない方法では、電子ビームテスタ
で観測したい電位の絶対値が小さい場合には、電位コン
トラストの判別が出来ないという欠点があり、又、絶縁
膜を除去する方法では、絶縁膜としてシリコン窒化膜が
使用されている場合は、等方性のプラズマエツチング等
が用いられていたが、第２図（ｂ）のＳの部分の様に、
下層と上層の導体配線との間のシリコン窒化膜が除去さ
れて下層の導体配線と上層の導体配線とがショートして
しまうという欠点があった。
ａ）に示す様にパッシベーション用の絶縁１１１１８’
及び導体配線７及び７′の層間の絶縁膜８及び８′を全
く除去せずに電子ビームテスタを用いて電位コントラス
ト像もしくは内部波形を観察するか、又は第２図（ｂ）
に示す様に、眉間及びパッシベーションの絶縁膜８及び
８′をエツチングにより除去して同様の観察を行なって
ぃた〔発明が解決しようとする課題〕 上述した従来の半導体集積回路の故障解析方法の場合、
まず、絶縁膜を除去しない方法では、電子ビームテスタ
で観測したい電位の絶対値が小さい場合には、電位コン
トラストの判別が出来ないという欠点があり、又、絶縁
膜を除去する方法では、絶縁膜としてシリコン窒化膜が
使用されている場合は、等方性のプラズマエツチング等
が用いられていたが、第２図（ｂ）のＳの部分の様に、
下層と上層の導体配線との間のシリコン窒化膜が除去さ
れて下層の導体配線と上層の導体配線とがショートして
しまうという欠点があった。
本発明の半導体装置の故障解析方法は、−主面上に半導
体素子等の拡散領域及び多層導体配線を有する半導体集
積回路において、前記半導体集積回路上のパッシベーシ
ョン用の絶縁膜及び多層導体配線の眉間の絶縁膜を各層
の導体配線上のみ部分的に除去し、前記各層の導体配線
上に残された絶縁膜の厚さが全て一定になるようにする
工程と、前記半導体集積回路基板全面を異方性エツチン
グによりその基板表面と垂直方向のみ絶縁膜を除去し、
前記の各層の導体配線の表面を全て露出する工程と、前
記各層の導体配線の表面をストロボＳＥＭを用いた電子
ビームテスタにより故障解析を行なう工程を含み、前記
各層の導体配線上の絶縁膜をＦＩＢ （フォーカスド・
イオン・ビーム）装置によりエツチング除去し、又前記
基板全面をＲＩＥ（リアクティブ・イオン・エッチング
）装置により異方性エツチングを行なう事を含んで構成
される。
体素子等の拡散領域及び多層導体配線を有する半導体集
積回路において、前記半導体集積回路上のパッシベーシ
ョン用の絶縁膜及び多層導体配線の眉間の絶縁膜を各層
の導体配線上のみ部分的に除去し、前記各層の導体配線
上に残された絶縁膜の厚さが全て一定になるようにする
工程と、前記半導体集積回路基板全面を異方性エツチン
グによりその基板表面と垂直方向のみ絶縁膜を除去し、
前記の各層の導体配線の表面を全て露出する工程と、前
記各層の導体配線の表面をストロボＳＥＭを用いた電子
ビームテスタにより故障解析を行なう工程を含み、前記
各層の導体配線上の絶縁膜をＦＩＢ （フォーカスド・
イオン・ビーム）装置によりエツチング除去し、又前記
基板全面をＲＩＥ（リアクティブ・イオン・エッチング
）装置により異方性エツチングを行なう事を含んで構成
される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を工程順に示
す断面図であり、２Ｎ配線を有するシリコン半導体集積
回路を電子ビームテスタにより故障解析する方法に適用
した実施例である。
す断面図であり、２Ｎ配線を有するシリコン半導体集積
回路を電子ビームテスタにより故障解析する方法に適用
した実施例である。
先ず、同図（ａ）の様にｎ型シリコン基板１上にシリコ
ン酸化膜２が形成されており、第−層及び第二層アルミ
ニウム配線３及び３′の２層配線が層間膜及びパッシベ
ーション膜としてシリコン窒化膜４及び４′を用いて形
成されている半導体集積回路を解析する場合、同図（ｂ
）のように、まずＦＩＢ （フォーカスド・イオン・ビ
ーム）を用いて故障解析を行ないたい一層アルミニウム
配線３′上及び二層アルミニウム配線３上のシリコン窒
化膜４′の厚さが同一になるようにＦＩＢのエツチング
条件を選ぶ。
ン酸化膜２が形成されており、第−層及び第二層アルミ
ニウム配線３及び３′の２層配線が層間膜及びパッシベ
ーション膜としてシリコン窒化膜４及び４′を用いて形
成されている半導体集積回路を解析する場合、同図（ｂ
）のように、まずＦＩＢ （フォーカスド・イオン・ビ
ーム）を用いて故障解析を行ないたい一層アルミニウム
配線３′上及び二層アルミニウム配線３上のシリコン窒
化膜４′の厚さが同一になるようにＦＩＢのエツチング
条件を選ぶ。
次に、同図（ｃ）に示すようになるが、第−層アルミニ
ウム配線３′及び第二層アルミニウム配線３上にわずか
に残ったシリコン窒化膜を、ＲＩＥ（反応性イオンエツ
チング）を用いて異方的にエツチングすることにより同
図（ｄ）の様になる。
ウム配線３′及び第二層アルミニウム配線３上にわずか
に残ったシリコン窒化膜を、ＲＩＥ（反応性イオンエツ
チング）を用いて異方的にエツチングすることにより同
図（ｄ）の様になる。
こうして故障解析を行ないたい箇所の一層アルミニウム
配線３′及び二層アルミニウム配線３の表面を出す。こ
の際、ＲＩＥにより基板全面もわずかにエツチングされ
る。
配線３′及び二層アルミニウム配線３の表面を出す。こ
の際、ＲＩＥにより基板全面もわずかにエツチングされ
る。
そして同図（ｄ）に示す様に、ストロボ装置を用いた電
子ビームを第１層及び第２層のアルミニウム配線３′及
び３上に周期的に照射して同時にこの集積回路を動作さ
せ、ストロボによる電子ビーム照射と同期をとるという
ストロボＳＥＭの原理を用いて電位コントラスト像及び
内部の電位波形を観察する。
子ビームを第１層及び第２層のアルミニウム配線３′及
び３上に周期的に照射して同時にこの集積回路を動作さ
せ、ストロボによる電子ビーム照射と同期をとるという
ストロボＳＥＭの原理を用いて電位コントラスト像及び
内部の電位波形を観察する。
電位差としては、０．２５Ｖ以下という小さな電位の電
位コントラスト像を観察出来る。
位コントラスト像を観察出来る。
この様にして、電子ビームテスタにより不良解析を行な
う。
う。
以上説明したように本発明は、多層配線を有する半導体
集積回路のパッシベーション用の絶縁膜及び多層導体配
線の層間の絶縁膜の故障解析を行なった箇所のみを、Ｆ
ＩＢ（フォーカスド・イオン・ビーム）エツチングによ
り除去し各層の導体配線上に同一の厚さでわずかに残っ
た絶縁膜をＲＩＥ（リアクティブ・イオン・エッチング
）により完全に除去し、前記の各層の導体配線の表面を
ストロボＳＥＭを用いた電子ビームテスタにより電位コ
ントラスト法及び波形法により、非常に小さな電位差、
例えば０．２５Ｖの電位差を容易に観測出来るので、そ
の結果、故障解析をすることが出来るという効果がある
。
集積回路のパッシベーション用の絶縁膜及び多層導体配
線の層間の絶縁膜の故障解析を行なった箇所のみを、Ｆ
ＩＢ（フォーカスド・イオン・ビーム）エツチングによ
り除去し各層の導体配線上に同一の厚さでわずかに残っ
た絶縁膜をＲＩＥ（リアクティブ・イオン・エッチング
）により完全に除去し、前記の各層の導体配線の表面を
ストロボＳＥＭを用いた電子ビームテスタにより電位コ
ントラスト法及び波形法により、非常に小さな電位差、
例えば０．２５Ｖの電位差を容易に観測出来るので、そ
の結果、故障解析をすることが出来るという効果がある
。
第１図（ａ）〜（ｄ）は本発明の故障解析方法を工程順
に示す断面図、第２図（ａ）〜＜ｂ＞は従来の製造方法
における問題点を説明する為の断面図である。 １・・・ｎ型シリコン基板、２・・・シリコン酸化膜、
３・・・第−層アルミニウム配線、３′・・・第二層ア
ルミニウム配線、４・・・層間シリコン窒化膜、４′・
・・パッシベーションシリコン窒化膜、５・・・半導体
基板、６，８．８’・・・絶縁膜、７．７′・・・導体
配線。
に示す断面図、第２図（ａ）〜＜ｂ＞は従来の製造方法
における問題点を説明する為の断面図である。 １・・・ｎ型シリコン基板、２・・・シリコン酸化膜、
３・・・第−層アルミニウム配線、３′・・・第二層ア
ルミニウム配線、４・・・層間シリコン窒化膜、４′・
・・パッシベーションシリコン窒化膜、５・・・半導体
基板、６，８．８’・・・絶縁膜、７．７′・・・導体
配線。
Claims (1)
- 【特許請求の範囲】 １、一主面上に半導体素子等の拡散領域及び多層導体配
線を有する半導体集積回路において、前記半導体集積回
路上のパッシベーション用の絶縁膜及び多層導体配線の
層間の絶縁膜を各層の導体配線上のみ部分的に除去し、
前記各層の導体配線上に残された絶縁膜の厚さが全て一
定になる様にする工程と、前記半導体集積回路基板全面
を異方性のエッチングによりその基板表面と垂直方向の
み絶縁膜を除去し、前記の各層の導体配線の表面を全て
露出する工程と、前記各層の導体配線の表面をストロボ
走査型電子顕微鏡を用いた電子ビームテスタにより故障
解析を行なう工程を含む事を特徴とする半導体装置の故
障解析方法。 ２、前記各層の導体配線上の絶縁膜をＦＩＢ（フォーカ
スド・イオン・ビーム）装置によりエッチング除去し、
又前記基板全面をＲＩＥ（リアクティブ・イオン・エッ
チング）装置により異方性エッチングを行なう事を特徴
とする特許請求の範囲第１項記載の半導体装置の故障解
析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148798A JPH0758724B2 (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の故障解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148798A JPH0758724B2 (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の故障解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH022649A true JPH022649A (ja) | 1990-01-08 |
| JPH0758724B2 JPH0758724B2 (ja) | 1995-06-21 |
Family
ID=15460943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63148798A Expired - Lifetime JPH0758724B2 (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の故障解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758724B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0996662A (ja) * | 1995-09-28 | 1997-04-08 | Nec Corp | Ｃｍｏｓ論理回路の故障箇所特定方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260699A (ja) * | 1985-09-10 | 1987-03-17 | 安田 寛明 | だ円コンパス |
| JPS6280955A (ja) * | 1985-10-02 | 1987-04-14 | Mitsubishi Electric Corp | 半導体装置の内部電位波形観察装置 |
-
1988
- 1988-06-15 JP JP63148798A patent/JPH0758724B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260699A (ja) * | 1985-09-10 | 1987-03-17 | 安田 寛明 | だ円コンパス |
| JPS6280955A (ja) * | 1985-10-02 | 1987-04-14 | Mitsubishi Electric Corp | 半導体装置の内部電位波形観察装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0996662A (ja) * | 1995-09-28 | 1997-04-08 | Nec Corp | Ｃｍｏｓ論理回路の故障箇所特定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758724B2 (ja) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2715289B2 (ja) | 半導体素子の３次元的な欠陥分析方法 | |
| JPH01119037A (ja) | 半導体装置の故障解析方法 | |
| US6168960B1 (en) | Backside device deprocessing of a flip-chip multi-layer integrated circuit | |
| JPH11145281A (ja) | 半導体装置の製造方法 | |
| JPH022649A (ja) | 半導体装置の故障解析方法 | |
| JP2699663B2 (ja) | 半導体装置の故障解析方法 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| JP2745556B2 (ja) | 半導体装置の故障解析方法 | |
| JPH04239146A (ja) | 半導体装置の故障解析方法 | |
| JPH0574890A (ja) | 半導体装置の故障解析方法 | |
| JPH02226079A (ja) | 半導体装置の故障解析方法 | |
| JP2571262B2 (ja) | 絶縁膜の欠陥の検出方法 | |
| JP3470376B2 (ja) | 半導体装置及び半導体装置の検査方法 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| JPH0917870A (ja) | 冗長ヒューズを有する半導体デバイスの電気的特性 解折のためのオーバコート除去方法 | |
| KR20010066391A (ko) | 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법 | |
| JPH0677227A (ja) | 半導体集積回路 | |
| JPH04174531A (ja) | 半導体装置の故障解析方法 | |
| JP2001338961A (ja) | 半導体装置の不良解析方法 | |
| JPH0464176B2 (ja) | ||
| JPH07106391A (ja) | 半導体デバイス及びその検査方法 | |
| JPH04243146A (ja) | 半導体装置の故障解析方法 | |
| JPH0228324A (ja) | 半導体装置の製造方法 | |
| JPH06326213A (ja) | 層間膜厚測定パターンの形成方法 | |
| JPH01218047A (ja) | 半導体装置 |