JPH02265277A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02265277A
JPH02265277A JP1087511A JP8751189A JPH02265277A JP H02265277 A JPH02265277 A JP H02265277A JP 1087511 A JP1087511 A JP 1087511A JP 8751189 A JP8751189 A JP 8751189A JP H02265277 A JPH02265277 A JP H02265277A
Authority
JP
Japan
Prior art keywords
oxide film
region
concentration impurity
semiconductor device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1087511A
Other languages
English (en)
Inventor
Ami Oosawa
大澤　亜美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1087511A priority Critical patent/JPH02265277A/ja
Publication of JPH02265277A publication Critical patent/JPH02265277A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関”し、特にオフセットゲート型
のＭＯ８Ｉ−ランジスタの構造に関する。
〔従来の技術〕
従来のオフセットゲート型の構造をもつ高耐圧。
ＭＯＳトランジスタ（以下オフセットＭＯＳと記す）で
は、ソース、ドレイン間に２００■以上の高耐圧を実現
するために、オフセット部の表面付近のみに、低濃度の
不純物を導入してドレイン領域を構成していた。以下第
２図を用いて説明する。
第２図は、従来のＰ型オフセットＭＯ８の縦断面図であ
る６ Ｎ−型エピタキシャル層１上にはソース電極２、ゲート
電極３．ドレイン電極４が形成されており、ドレイン電
極４とゲート酸化膜８との間のフィールド酸化Ｊｌ（１
（Ｓｉ０２）５の下の表面付近には、オフセット部を構
成するためのＰ−型拡散領域６が形成され、Ｐ型拡散層
７ＡとＰ＋型コンタクト領域４Ａと共にドレイン領域を
構成している。
この構造において、Ｐ−型拡散領域６は非常に低濃度な
ため、完全に空乏化し、２００Ｖ以上の高耐圧が実現出
来る。
〔発明が解決しようとする課題〕
上述した従来のオフセットＭＯ３は、２００Ｖ以上の高
耐圧を実現する場合も、５０Ｖ〜１５０Ｖ程度の比較的
低い耐圧を実現する場合も、同じ製造工程数を要すると
いう欠点がある。
〔課題を解決するための手段〕
本発明の半導体装置は、ゲート酸化膜とドレイン電極と
の間に厚い絶縁膜が形成された半導体装置において、ド
レイン領域は前記ドレイン電極に接する高濃度不純物領
域と、該高濃度不純物領域に接し前記厚い絶縁膜下を前
記ゲート酸化膜の端部まで拡がる低濃度不純物領域とか
ら構成されているものである。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の一実施例の断面図である。
Ｎ−型エピタキシャルＮ１上には、ゲート酸化膜８を介
して形成されたゲート電極３と、Ｐ＋型ソース領域９に
接続するソース電極２と、Ｐ＋型コンタクト領域４Ａに
接続するドレイン電極４とが設けられており、ゲート酸
化膜８とドレイン電極４との間には厚いフィールド酸化
膜５が形成されている。
そしてドレイン領域は、Ｐ′型コンタクト領域４Ａとゲ
ート酸化膜８とドレイン電極４間のフィールド酸化膜５
の下部をゲート酸化膜８の端部まで拡がるＰ型拡散領域
７とから構成されている。
このように構成された本実施例によれば、５０〜１５０
Ｖ程度の耐圧を有すＭＯＳトランジスタを実現する場合
、第２図で示した従来例におけるＰ−型拡散領域を除く
ことができるので、それだけ工程を削減することができ
る。
〔発明の効果〕
以上説明したように本発明は、ドレイン領域を、ドレイ
ン電極に接する高濃度不純物領域とこの高濃度不純物領
域に接し厚い絶縁膜下をゲート酸化膜の端部誹で拡がる
低濃度不純物領域とから構成することにより、比較的低
い耐圧の半導体装置を形成する場合の工程を削減できる
という効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は従来例の
断面図である。 １・・・Ｎ−型エピタキシャル層、２・・・ソース電極
、３・・・ゲート電極、４・・・ドレイン電極、４Ａ・
・・Ｐ＋型コンタクト領域、５・・・フィールド酸化膜
、６・・・ｐ−型拡散領域、７，７Ａ・・・Ｐ型拡散領
域、８・・・ゲート酸化膜、９・・・Ｐ＋型ソース領域
。 １　圓

Claims (1)

    【特許請求の範囲】
  1. ゲート酸化膜とドレイン電極との間に厚い絶縁膜が形成
    された半導体装置において、ドレイン領域は前記ドレイ
    ン電極に接する高濃度不純物領域と、該高濃度不純物領
    域に接し前記厚い絶縁膜下を前記ゲート酸化膜の端部ま
    で拡がる低濃度不純物領域とから構成されていることを
    特徴とする半導体装置。
JP1087511A 1989-04-05 1989-04-05 半導体装置 Pending JPH02265277A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1087511A JPH02265277A (ja) 1989-04-05 1989-04-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1087511A JPH02265277A (ja) 1989-04-05 1989-04-05 半導体装置

Publications (1)

Publication Number Publication Date
JPH02265277A true JPH02265277A (ja) 1990-10-30

Family

ID=13917011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1087511A Pending JPH02265277A (ja) 1989-04-05 1989-04-05 半導体装置

Country Status (1)

Country Link
JP (1) JPH02265277A (ja)

Similar Documents

Publication Publication Date Title
JP2002158348A (ja) 半導体装置
JPH0216751A (ja) 高耐圧半導体素子
JPH04152536A (ja) Ｍｉｓ型半導体装置の製造方法
JPH02265277A (ja) 半導体装置
JPH04125972A (ja) Ｍｏｓ型半導体素子の製造方法
JP3121723B2 (ja) 半導体装置
JPH04241463A (ja) 半導体装置
JP2005136116A (ja) 半導体素子およびその製造方法
JP3330762B2 (ja) Ｍｏｓトランジスタ
JPS63177566A (ja) 電界効果トランジスタ
JPH0228937A (ja) 半導体装置
JPS6223170A (ja) 電力用縦型電界効果トランジスタの製造方法
JPH01152671A (ja) 縦型絶縁ゲートトランジスタ
JPH01286367A (ja) 縦型電界効果トランジスタ
JPH04112539A (ja) 半導体装置の製造方法
JPH05275703A (ja) 半導体装置およびその製造方法
JPH07131010A (ja) 半導体集積回路
JPH01258473A (ja) 伝導度変調型ｍｏｓｆｅｔの製造方法
JPS60154662A (ja) Ｍｏｓ型半導体装置
JPH01103864A (ja) 半導体装置
JPH04107866A (ja) 半導体装置
JPS61170068A (ja) Ｍｏｓトランジスタ
JPH05235347A (ja) 半導体装置
JPS61251083A (ja) 半導体装置
JPS59211272A (ja) 高耐圧半導体装置