JPH02265313A - 半導体回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体回路にお１ける、入力信号に同期した
制御信号を供給する回路に関するものである。

〔従来の技術〕

第４図は従来のＡＴＤ信号発生回路を示す回路図である
。図において（１）は入力信号、（２）は内部伝達信号
、（３）はＡＴＤのパルス幅制御用の遅延回路、（４）
はパルス発生回路、（５）は波形整形ドライバー（６）
は波形整形ドライバー（５）の出力信号を示す。第５図
は第４図の回路における各部の波形を示すタイミングチ
ャートである。

次に動作について説明する。入力信号（１）をアドレス
バッファを介した後、遅延回路（３）及びパルス発生回
路（４）に入力させる。遅延回路（３）の出力を２つの
トランスミッションゲートに入力し、各１個がＯＮ又は
ＯＦＦ動作を行う。このとき上記トランスミッションゲ
ートの入力にはそれぞれ反転信号が入力されており、第
５・図のＡ〜Ｆ各点の信号波形のように遅延回路（３）
で遅らせた時間分の幅だけｌ　Ｌｍの信号となるパルス
を発生することができる。

〔発明が解決しようとする課題〕

第５図に示すＥ点、Ｆ点の波形かられかるように受生パ
ルスの幅は第４図のＡ点の変化と遅延回路（３）の出力
の変化時間とで決められる。

近年、高速化が進むにつれ、アクセス時間が速くなり、
その分、ＡＴＤ信号の完了する時間も短くなってきてお
り、信号開始時間が遅れると、その分、パルス幅が狭く
なり、充分な動作ができなくなって来ている。例えば高
速Ｓ　ＲＡＭで１ｏｎｓ品を作るにはＡＴＤ信号として
は５ｎＳでイコライズ解除と考える。するとパルス幅は
、入力からの遅延が２ｎＳとして約３ｎＳの幅で行う必
要が出てくる。

パルス幅３ｎＳでは内部の容量などを考慮しても充分と
は言えない。

この発明は１肥のような問題点を解消するためなされｔ
コもので、パルスの発生開始点を極力入力信号の変化に
近づけ、安定したパルスを供給することを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体回路は入力信号を直接使用し、出
力信号の開始点をより入力信号開始点に近づけることに
より、充分なパルス幅を確保するものである。

〔作用〕

この発明に係る半導体回路は入力信号の変化とほぼ同時
にパルスを発生することができ、高速応答性に優れた作
用を有する。

〔実施例〕

以下、この発明の一実施例を図番こついて説明する０第
１図はＡＴＤ信号発生回路を示す回路図である。図にお
いて、（１）〜（ａ）　＊　（５）　ｅ　（６）に付い
ては第４図の従来例に示したものと同等であるので説明
を省略する。（７）は排他的ＯＲ回路である。第２図は
第１図及び比較のために第４図の従来例におけるそれ、
ぞれの入力信号（１）と出力信号（６）の波形を示すタ
イミングチャート、第３図は第１図の回路に示す各部の
波形をシミュレーションによって得ｔこタイミングチャ
ートである。

次に動作について説明する。従来回路と同様の遅延回路
（３）による信号と入力信号（１）を排他的ＯＲ回路（
７）に入力することにより、入力信号（１）の変化を直
接出力信号（６）として出力することができる。

第１図の回路各部の波形を示すと第２図及び第３図のタ
イミングチャートのとおりである。

〔発明の効果〕

以上のように、この発明によれば入力信号の変化を直接
出力でき、発生パルスの時間遅れを最小限に抑えること
ができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すＡＴＤ信号発生回路
の回路図、第２図は第１図及び第４図の回路におけるそ
れぞれの入力信号と出方信号の波形を示すタイミングチ
ャート、第３図は第１図の回路に示す各部の波形をシミ
ュレーションによって得たタイミングチャート、第４図
は従来のＡＴＤ信号発生回路の回路図、第５図は第４図
に示す各点の波形を示すタイミングチャートである。 図において（１）は入力信号、（２）は内部伝達信号、
（３）ハ遅延回路、（５）は波形整形ド、ライバー、（
６）　Ｊ、ｔ　出力信号、（７月よ排他的ＯＲ回路を示
す。なお、図中、同一符号は同一、又は相当部分を示す
。

Claims (1)

【特許請求の範囲】
1. ＡＴＤ等回路制御用信号を有する回路において、制御信
   号として入力ピン信号をロジックを介さず直接利用する
   ことにより、より応答性の速い制御信号を供給する機能
   を備えたことを特徴とする半導体回路。