JPH0226761B2 - - Google Patents
Info
- Publication number
- JPH0226761B2 JPH0226761B2 JP58009748A JP974883A JPH0226761B2 JP H0226761 B2 JPH0226761 B2 JP H0226761B2 JP 58009748 A JP58009748 A JP 58009748A JP 974883 A JP974883 A JP 974883A JP H0226761 B2 JPH0226761 B2 JP H0226761B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- ohmic electrode
- electrode
- central region
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Thermistors And Varistors (AREA)
Description
【発明の詳細な説明】
本発明は、加熱装置に用いて好都合な正特性磁
器半導体素子に関するものである。
器半導体素子に関するものである。
従来のものは、正特性磁器半導体の相対向した
面に電極を付与した構造であり、該面の全域ある
いはその面の中央領域を上記電極が占めているの
が一般的である。
面に電極を付与した構造であり、該面の全域ある
いはその面の中央領域を上記電極が占めているの
が一般的である。
しかしながら、かかる従来例のものによれば、
上記半導体の形状が大型化になつたときには、通
電時には正特性磁器半導体に熱分布の不均一が生
じるために、熱応力が生じてしまい、この熱応力
の作用で半導体自身に割れを生じるという不具合
がある。
上記半導体の形状が大型化になつたときには、通
電時には正特性磁器半導体に熱分布の不均一が生
じるために、熱応力が生じてしまい、この熱応力
の作用で半導体自身に割れを生じるという不具合
がある。
そこで、本発明者は鋭意研究の結果、半導体の
相対向した両面に各面の中央領域を除いて電極を
付与することにより、半導体中央領域での過大な
熱の発生を防いで半導体の熱分布を均一にし、熱
応力を緩和して上記の割れを防ぐようにしたもの
である。
相対向した両面に各面の中央領域を除いて電極を
付与することにより、半導体中央領域での過大な
熱の発生を防いで半導体の熱分布を均一にし、熱
応力を緩和して上記の割れを防ぐようにしたもの
である。
以下本発明を具体的実施例により説明する。第
１図ａ，ｂにおいて、１はチタン酸バリウムを主
成分とする公知組成の正特性磁器半導体であり、
板状の形状を有している。この半導体１の相対向
する面には、その中央部領域を除いて環状にオー
ミツク電極２が付与してある。
１図ａ，ｂにおいて、１はチタン酸バリウムを主
成分とする公知組成の正特性磁器半導体であり、
板状の形状を有している。この半導体１の相対向
する面には、その中央部領域を除いて環状にオー
ミツク電極２が付与してある。
この電極２は無電解ニツケルメツキで例えば形
成してあり、半導体１の全面領域にニツケルメツ
キを施した後、エツチングにより不必要な部分を
除くことで電極２の形状が得られる。
成してあり、半導体１の全面領域にニツケルメツ
キを施した後、エツチングにより不必要な部分を
除くことで電極２の形状が得られる。
３はカバー電極であり、この電極３は上記オー
ミツク電極２の全体を覆うように半導体１の両面
に形成してある。このカバー電極３は、例えば銀
ペーストを塗布、焼付けることによつて得られる
もので、非オーミツクである。
ミツク電極２の全体を覆うように半導体１の両面
に形成してある。このカバー電極３は、例えば銀
ペーストを塗布、焼付けることによつて得られる
もので、非オーミツクである。
第２図ａ，ｂは従来構造を示すもので、これは
半導体１の略全域に、無電解ニツケルメツキで形
成したオーミツク電極２が付与してあり、かつ該
オーミツク電極２を覆うように銀ペーストの塗
布、焼付けによる非オーミツクなカバー電極３が
形成してある。
半導体１の略全域に、無電解ニツケルメツキで形
成したオーミツク電極２が付与してあり、かつ該
オーミツク電極２を覆うように銀ペーストの塗
布、焼付けによる非オーミツクなカバー電極３が
形成してある。
次に、第１図ａ，ｂの本発明実施例と、第２図
ａ，ｂの従来例との性能比較実験について説明す
る。第３図ａ，ｂは各々本発明実施例、従来例の
試料を説明するもので、各図中の１５，２８，３
０は長さ寸法（単位；mm）を表わしている。な
お、半導体１の肉厚は各々1.1mmである。また、
オーミツク電極２の材質はニツケル、カバー電極
３の材質は銀であり、その形成方法は上述したと
おりである。
ａ，ｂの従来例との性能比較実験について説明す
る。第３図ａ，ｂは各々本発明実施例、従来例の
試料を説明するもので、各図中の１５，２８，３
０は長さ寸法（単位；mm）を表わしている。な
お、半導体１の肉厚は各々1.1mmである。また、
オーミツク電極２の材質はニツケル、カバー電極
３の材質は銀であり、その形成方法は上述したと
おりである。
第３図ｃから明白なように、従来例イのものは
印加電圧20Vあたりから半導体に割れが発生して
いる。これに対し、本実施例ロでは約35Vで割れ
が発生している。従つて、同一印加電圧では本実
施例のものは割れを発生しないことがわかる。ま
た、第３図ｃからわかるごとく、半導体に対する
印加電圧を上げても本実施例のものは割れ発生が
低い。
印加電圧20Vあたりから半導体に割れが発生して
いる。これに対し、本実施例ロでは約35Vで割れ
が発生している。従つて、同一印加電圧では本実
施例のものは割れを発生しないことがわかる。ま
た、第３図ｃからわかるごとく、半導体に対する
印加電圧を上げても本実施例のものは割れ発生が
低い。
第４図ａ，ｂおよび第５図ａ，ｂは本発明の他
の実施例を示している。
の実施例を示している。
なお、本発明は上記した実施例に限定されず、
以下のごとく種々の変形が可能である。
以下のごとく種々の変形が可能である。
(1) 半導体１にオーミツク電極単独、あるいは非
オーミツク電極単独を形成してもよい。この場
合、これら電極は、半導体１の中央領域を除い
て該半導体１に付与することは勿論である。な
お、前述の第１図の実施例では非オーミツク電
極３が半導体１の中央領域までも付与してある
が、この第１図の実施例のようにオーミツク電
極と非オーミツク電極との組合せでは電流のほ
とんど全てがオーミツク電極に流れるため、非
オーミツク電極を半導体の中央領域に付与して
も差支えない。つまり、本発明では半導体に電
流を流すための電極を半導体の中央領域を除い
て該半導体に付与すればよいのである。この非
オーミツク電極の材質としては銀、金、パラジ
ウム、銅などがあり、これらを無電解メツキ、
印刷焼付、溶射などの方法で付与すればよい。
オーミツク電極単独を形成してもよい。この場
合、これら電極は、半導体１の中央領域を除い
て該半導体１に付与することは勿論である。な
お、前述の第１図の実施例では非オーミツク電
極３が半導体１の中央領域までも付与してある
が、この第１図の実施例のようにオーミツク電
極と非オーミツク電極との組合せでは電流のほ
とんど全てがオーミツク電極に流れるため、非
オーミツク電極を半導体の中央領域に付与して
も差支えない。つまり、本発明では半導体に電
流を流すための電極を半導体の中央領域を除い
て該半導体に付与すればよいのである。この非
オーミツク電極の材質としては銀、金、パラジ
ウム、銅などがあり、これらを無電解メツキ、
印刷焼付、溶射などの方法で付与すればよい。
(2) オーミツク電極２の材質としては、ニツケル
の他にアルミニウム、スズなどがある。これら
の付与方法は上記(1)の非オーミツク電極の場合
と同じである。
の他にアルミニウム、スズなどがある。これら
の付与方法は上記(1)の非オーミツク電極の場合
と同じである。
(3) 半導体の中央部領域を除く部位に電極を付与
する方法としては、マスキング法でもよい。ま
た、活性化ペースト法でもよい。これは、パラ
ジウムを含む活性化ペーストを、電極を付与し
たい半導体部分に印刷焼付し、その後前記のご
とく無電解Niメツキをする方法である。これ
によると、ペースト焼付部分に短時間でNiが
メツキされる。
する方法としては、マスキング法でもよい。ま
た、活性化ペースト法でもよい。これは、パラ
ジウムを含む活性化ペーストを、電極を付与し
たい半導体部分に印刷焼付し、その後前記のご
とく無電解Niメツキをする方法である。これ
によると、ペースト焼付部分に短時間でNiが
メツキされる。
(4) 半導体の一方の面にオーミツク電極、他方の
面に非オーミツク電極を付与、形成してもよ
い。
面に非オーミツク電極を付与、形成してもよ
い。
(5) 半導体の形状としては、前記第６図ａのよう
に部分的に貫通孔１ａを有しているものでもよ
く、あるいはハニカム形状であつてもよい。
に部分的に貫通孔１ａを有しているものでもよ
く、あるいはハニカム形状であつてもよい。
以上述べた如く、本発明によれば、半導体の割
れを防ぐことができ、その実用上の効果は大き
い。
れを防ぐことができ、その実用上の効果は大き
い。
第１図ａ，ｂは本発明の実施例を示すもので、
第１図ａは平面図、第１図ｂは第１図ａのＡ−Ａ
断面図、第２図ａ，ｂは従来例を示すもので、第
２図ａは平面図、第２図ｂは第２図ａのＥ−Ｅ断
面図、第３図ａ，ｂ，ｃは本発明の効果の説明に
供する図であり、第３図ａ，ｂは試料を示す平面
図、第３図ｃは特性図、第４図ａ，ｂおよび第５
図ａ，ｂは本発明の他の実施例を示すもので、各
図ａは平面図、各図ｂは各図ａのＢ−Ｂ，Ｃ−
Ｃ，Ｄ−Ｄ断面図である。 １……半導体、２……電極。
第１図ａは平面図、第１図ｂは第１図ａのＡ−Ａ
断面図、第２図ａ，ｂは従来例を示すもので、第
２図ａは平面図、第２図ｂは第２図ａのＥ−Ｅ断
面図、第３図ａ，ｂ，ｃは本発明の効果の説明に
供する図であり、第３図ａ，ｂは試料を示す平面
図、第３図ｃは特性図、第４図ａ，ｂおよび第５
図ａ，ｂは本発明の他の実施例を示すもので、各
図ａは平面図、各図ｂは各図ａのＢ−Ｂ，Ｃ−
Ｃ，Ｄ−Ｄ断面図である。 １……半導体、２……電極。
Claims (1)
- 【特許請求の範囲】 １ 正の抵抗温度特性を有した磁器半導体の相対
向した面に電極を付与した正特性磁器半導体素子
であつて、 前記相対向した両面の電極を、該両面の中央領
域を除いて付与して成る正特性磁器半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009748A JPS59135703A (ja) | 1983-01-24 | 1983-01-24 | 正特性磁器半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009748A JPS59135703A (ja) | 1983-01-24 | 1983-01-24 | 正特性磁器半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59135703A JPS59135703A (ja) | 1984-08-04 |
| JPH0226761B2 true JPH0226761B2 (ja) | 1990-06-12 |
Family
ID=11728920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58009748A Granted JPS59135703A (ja) | 1983-01-24 | 1983-01-24 | 正特性磁器半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135703A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10326554A (ja) * | 1997-03-27 | 1998-12-08 | Ngk Insulators Ltd | Ｐｔｃ素子を備えた限流器及び／又は遮断器 |
| JPH11135302A (ja) * | 1997-10-27 | 1999-05-21 | Murata Mfg Co Ltd | 正特性サーミスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS411170Y1 (ja) * | 1964-09-28 | 1966-02-01 |
-
1983
- 1983-01-24 JP JP58009748A patent/JPS59135703A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59135703A (ja) | 1984-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0226761B2 (ja) | ||
| JPH03129701A (ja) | 抵抗体装置 | |
| JPS643323B2 (ja) | ||
| JPH10256001A (ja) | チップ電子部品 | |
| JPS6045595B2 (ja) | サ−マルヘツドの製造方法 | |
| JPS5917510B2 (ja) | Ｐｔｃ発熱体とその製造方法 | |
| JPH043084B2 (ja) | ||
| US6215510B1 (en) | Thick film type thermal head | |
| JPH10172806A (ja) | 温度センサ及びその製造方法 | |
| JPH1022167A (ja) | 磁器コンデンサ及びその製造方法 | |
| JPH10208913A (ja) | 厚膜抵抗体の形成方法 | |
| JP2000106302A (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JPS6112628B2 (ja) | ||
| JPH02179765A (ja) | サーマルヘッド基板 | |
| JPS644324B2 (ja) | ||
| JPH06333706A (ja) | サーミスタ装置 | |
| JPS55166947A (en) | Thin film capacitor integrated circuit | |
| JPS6124186A (ja) | 正特性サ−ミスタ装置 | |
| JPS6049606A (ja) | チタバリ系半導体磁器の製造方法 | |
| JPS6142291Y2 (ja) | ||
| JP2559524Y2 (ja) | 正特性サーミスタ装置 | |
| JPH0456509A (ja) | 電子部品 | |
| JPS61192564A (ja) | サ−マルプリントヘツドの製造方法 | |
| JPH09246009A (ja) | 発熱体およびその製造方法 | |
| JPS61192565A (ja) | サ−マルプリントヘツドの製造方法 |