JPH0226779B2 - - Google Patents
Info
- Publication number
- JPH0226779B2 JPH0226779B2 JP58026249A JP2624983A JPH0226779B2 JP H0226779 B2 JPH0226779 B2 JP H0226779B2 JP 58026249 A JP58026249 A JP 58026249A JP 2624983 A JP2624983 A JP 2624983A JP H0226779 B2 JPH0226779 B2 JP H0226779B2
- Authority
- JP
- Japan
- Prior art keywords
- mos
- semiconductor device
- electrophoresis
- less
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
［発明の属する技術分野］
本発明はモル分極率の小さな非晶質薄膜を電気
泳動を利用してパツシベイトした低漏洩電流、高
信頼性の半導体デバイスに関する。 ［従来技術とその問題点］ 従来の技術では高Pbo系ガラスをパツシベイシ
ヨンとしてスパツター又は電気泳動で半導体デバ
イスにつけていた。またZnO系を主成分としたガ
ラスを用いていたが流動点が高く、膜の分極率が
大きいためこれを用いて作製したデバイスの電気
特性に問題があつた。 ［発明の目的］ 本発明はこのような欠点を改良するためになさ
れたものであり、その目的とするところはモル分
極率の小さい非晶質薄膜を電気泳動でMOS半導
体デバイスの保護膜としてつけ、かつその電気泳
動に用いる強電解質液に懸濁させる非晶質材料の
流動点が900℃以下でその粒度が50メツシユ以下
のものを用い、均質で高信頼性の低漏洩電流の
MOS半導体デバイスを提供することである。 ［発明の概要］ 本発明はモル分極率が0.007から1.00の範囲内
にある非晶質（ガラス）薄膜を電気泳動を利用し
てMOS型電極上に保護膜として付着固化させた
MOS半導体デバイスである。またその電気泳動
を行わしめる際に強電解質液中にその非晶質材料
の流動点が900℃以下でその粒度が50メツシユ以
下のものを用いる。このような半導体パツシベー
シヨンを行うと、低漏洩電流で高い電子又は正孔
移動度等のFET特性のよいデバイスが得られる。
ここでモル分極率を0.007以上にした理由は、非
晶質薄膜を形成する際、付着させた後低温で融か
したうえで固化させることのできる非晶質（ガラ
ス）材料を選んでいるため、保護膜の形成が容易
だからである。また、ここでモル分極率を1.00以
下に限定した理由は、1.00より大きくなると
MOS半導体デバイスのＣ−Ｖ特性が悪化し理想
値から大きくはずれてしまうため、回路動作をし
なくなつたり、あるいは素子設計上の自由度が極
めて小さいデバイスしか得られないからである。
また流動点が900℃以下に規定した理由はこれ以
上となるとジヤンクシヨン形成が悪化したり、Ｉ
−Ｖ特性が悪化する。また強電解質液中の粒子の
粒度を50mesh以下にした理由は、これ以上粒度
の大なるものがあると、パツシベーシヨンの均質
化が著るしく悪化するからである。 ［発明の効果］ このような方式によつて例えばｐ−channel
Al−gate poly Siliconデバイスの上に電気泳動
によるガラスパツシベイシヨンしたデバイスの漏
洩電流は10-9〜10-12A、電界効果正孔移動度は70
〜130cm2／Ｖ・sec、耐圧20V〜40Vであり、かつ
デバイスのＣ−Ｖ特性も正常であつた。またパツ
シベイシヨン膜の欠陥も存在しなかつた。 ［発明の実施例］ 第１図にガラスパツシベイシヨン、ｐ−
channel Al−gate poly−Siデバイスの一例を示
した。poly−SiはLp−CVD法により堆積された
ものであり、1300℃でZone meetし、粒径を成長
させてある。１はSiウエハー（100）、２はSiO2
層（3000Å）、３はpoly−Si層（7000Å）、４は
SiO2膜、５はAl層、６はガラスパツシベイシヨ
ン（7000Å）である。 第２図はデバイスに電気泳動でパツシベイシヨ
ンを行つている状況を示す図である。１はデバイ
スをつくつたウエハー、２は電極（pt）、３は電
解液（例えばアルコールにメチルセルローズ10％
を加えたもの）でありこの中に粉末状ガラスを入
れる。電源から電極間に電圧（100V／cm2）を印
加し、ウエハー上にパツシベイトする。 次に表１にガラスの種類、モル分極率、デバイ
スの漏洩電流、電界効果正孔移動度、耐圧等デバ
イス特性を示した。リークは10-10〜10-12A、電
界効果正孔移動度70〜120cm2／Ｖ・sec、耐圧20〜
40Vであつた。またいずれのガラスの流動点も
800〜900℃程度であり、モル分極率も小さいの
で、デバイスのＣ−Ｖ特性はＶ＝０近傍で変曲点
を持つ様な理想的な曲線であるため、この様な非
晶質薄膜を用いて形成したMOS型トランジスタ
の闘値電圧は理想的な設定値からはずれることな
く形成できる。また、この闘値電圧を広い範囲に
渡つて設計できるため、異なる闘値電圧を持つた
複数種類のトランジスタを備える必要がある大規
模集積回路を容易に形成可能となつた。この様な
事から、本発明のMOS半導体デバイスは、工業
的に優れた半導体デバイスであるということがで
きる。本発明はこの他、Ｃ−MOSその他のMOS
半導体デバイス等に広く応用できることは勿論で
ある。 尚、ここでは非晶質薄膜のモル分極率（Pn）
を次式(A)から算出した。 Pn＝ΣPimi ……(A) 但し、 Pi…非晶質薄膜を構成する各陽イオンのモル分極
率 mi…非晶質薄膜を構成する各陽イオンのモル％ 【表】
泳動を利用してパツシベイトした低漏洩電流、高
信頼性の半導体デバイスに関する。 ［従来技術とその問題点］ 従来の技術では高Pbo系ガラスをパツシベイシ
ヨンとしてスパツター又は電気泳動で半導体デバ
イスにつけていた。またZnO系を主成分としたガ
ラスを用いていたが流動点が高く、膜の分極率が
大きいためこれを用いて作製したデバイスの電気
特性に問題があつた。 ［発明の目的］ 本発明はこのような欠点を改良するためになさ
れたものであり、その目的とするところはモル分
極率の小さい非晶質薄膜を電気泳動でMOS半導
体デバイスの保護膜としてつけ、かつその電気泳
動に用いる強電解質液に懸濁させる非晶質材料の
流動点が900℃以下でその粒度が50メツシユ以下
のものを用い、均質で高信頼性の低漏洩電流の
MOS半導体デバイスを提供することである。 ［発明の概要］ 本発明はモル分極率が0.007から1.00の範囲内
にある非晶質（ガラス）薄膜を電気泳動を利用し
てMOS型電極上に保護膜として付着固化させた
MOS半導体デバイスである。またその電気泳動
を行わしめる際に強電解質液中にその非晶質材料
の流動点が900℃以下でその粒度が50メツシユ以
下のものを用いる。このような半導体パツシベー
シヨンを行うと、低漏洩電流で高い電子又は正孔
移動度等のFET特性のよいデバイスが得られる。
ここでモル分極率を0.007以上にした理由は、非
晶質薄膜を形成する際、付着させた後低温で融か
したうえで固化させることのできる非晶質（ガラ
ス）材料を選んでいるため、保護膜の形成が容易
だからである。また、ここでモル分極率を1.00以
下に限定した理由は、1.00より大きくなると
MOS半導体デバイスのＣ−Ｖ特性が悪化し理想
値から大きくはずれてしまうため、回路動作をし
なくなつたり、あるいは素子設計上の自由度が極
めて小さいデバイスしか得られないからである。
また流動点が900℃以下に規定した理由はこれ以
上となるとジヤンクシヨン形成が悪化したり、Ｉ
−Ｖ特性が悪化する。また強電解質液中の粒子の
粒度を50mesh以下にした理由は、これ以上粒度
の大なるものがあると、パツシベーシヨンの均質
化が著るしく悪化するからである。 ［発明の効果］ このような方式によつて例えばｐ−channel
Al−gate poly Siliconデバイスの上に電気泳動
によるガラスパツシベイシヨンしたデバイスの漏
洩電流は10-9〜10-12A、電界効果正孔移動度は70
〜130cm2／Ｖ・sec、耐圧20V〜40Vであり、かつ
デバイスのＣ−Ｖ特性も正常であつた。またパツ
シベイシヨン膜の欠陥も存在しなかつた。 ［発明の実施例］ 第１図にガラスパツシベイシヨン、ｐ−
channel Al−gate poly−Siデバイスの一例を示
した。poly−SiはLp−CVD法により堆積された
ものであり、1300℃でZone meetし、粒径を成長
させてある。１はSiウエハー（100）、２はSiO2
層（3000Å）、３はpoly−Si層（7000Å）、４は
SiO2膜、５はAl層、６はガラスパツシベイシヨ
ン（7000Å）である。 第２図はデバイスに電気泳動でパツシベイシヨ
ンを行つている状況を示す図である。１はデバイ
スをつくつたウエハー、２は電極（pt）、３は電
解液（例えばアルコールにメチルセルローズ10％
を加えたもの）でありこの中に粉末状ガラスを入
れる。電源から電極間に電圧（100V／cm2）を印
加し、ウエハー上にパツシベイトする。 次に表１にガラスの種類、モル分極率、デバイ
スの漏洩電流、電界効果正孔移動度、耐圧等デバ
イス特性を示した。リークは10-10〜10-12A、電
界効果正孔移動度70〜120cm2／Ｖ・sec、耐圧20〜
40Vであつた。またいずれのガラスの流動点も
800〜900℃程度であり、モル分極率も小さいの
で、デバイスのＣ−Ｖ特性はＶ＝０近傍で変曲点
を持つ様な理想的な曲線であるため、この様な非
晶質薄膜を用いて形成したMOS型トランジスタ
の闘値電圧は理想的な設定値からはずれることな
く形成できる。また、この闘値電圧を広い範囲に
渡つて設計できるため、異なる闘値電圧を持つた
複数種類のトランジスタを備える必要がある大規
模集積回路を容易に形成可能となつた。この様な
事から、本発明のMOS半導体デバイスは、工業
的に優れた半導体デバイスであるということがで
きる。本発明はこの他、Ｃ−MOSその他のMOS
半導体デバイス等に広く応用できることは勿論で
ある。 尚、ここでは非晶質薄膜のモル分極率（Pn）
を次式(A)から算出した。 Pn＝ΣPimi ……(A) 但し、 Pi…非晶質薄膜を構成する各陽イオンのモル分極
率 mi…非晶質薄膜を構成する各陽イオンのモル％ 【表】
第１図はMOS半導体デバイスの構造例を示す
断面図、第２図は電気泳動でパツシベーシヨンを
行う方法を説明する為の配置図である。 １……ウエハー、２……電極、３……電解液。
断面図、第２図は電気泳動でパツシベーシヨンを
行う方法を説明する為の配置図である。 １……ウエハー、２……電極、３……電解液。
Claims (1)
- 【特許請求の範囲】 １ モル分極率が0.007から1.00の範囲内にある
非晶質薄膜を電気泳動現象を利用してMOS型電
極上に付着固化させたことを特徴とするMOS半
導体デバイス。 ２ 前記電気泳動に用いる強電界質溶液中に懸濁
させる非晶質材料の流動点が900℃以下でかつそ
の粒度が50メツシユ以下である非晶質粉末を用い
て前記MOS型電極上に付着・固化させたことを
特徴とする上記特許請求の範囲第１項に記載した
MOS半導体デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58026249A JPS59152634A (ja) | 1983-02-21 | 1983-02-21 | Ｍｏｓ半導体デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58026249A JPS59152634A (ja) | 1983-02-21 | 1983-02-21 | Ｍｏｓ半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59152634A JPS59152634A (ja) | 1984-08-31 |
| JPH0226779B2 true JPH0226779B2 (ja) | 1990-06-12 |
Family
ID=12188001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58026249A Granted JPS59152634A (ja) | 1983-02-21 | 1983-02-21 | Ｍｏｓ半導体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59152634A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS491611A (ja) * | 1972-04-19 | 1974-01-09 | ||
| JPS5263070A (en) * | 1975-11-19 | 1977-05-25 | Hitachi Ltd | Production of semiconductor element |
-
1983
- 1983-02-21 JP JP58026249A patent/JPS59152634A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59152634A (ja) | 1984-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60254660A (ja) | 薄膜電界効果トランジスタとその作製方法 | |
| US20150115260A1 (en) | Stable amorphous metal oxide semiconductor | |
| JPS59208783A (ja) | 薄膜トランジスタ | |
| JPS60160170A (ja) | 薄膜トランジスタ | |
| JPH0226779B2 (ja) | ||
| JPH04181779A (ja) | 薄膜トランジスタ | |
| JPH0518935A (ja) | ダイヤモンド薄膜イオンセンサ | |
| JPS60251666A (ja) | 薄膜トランジスタ | |
| JPS59150430A (ja) | 半導体デバイス | |
| JPS61278164A (ja) | 双方向型薄膜半導体装置 | |
| JPS63140580A (ja) | 薄膜トランジスタ | |
| JPS6346776A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0529616A (ja) | 量子効果型電界効果トランジスタ | |
| JPS60195976A (ja) | 薄膜電界効果トランジスタ | |
| JPS6233468A (ja) | 耐放射線性の強化された半導体装置 | |
| JPH0376590B2 (ja) | ||
| JPS6066444A (ja) | 半導体装置 | |
| JPS61183970A (ja) | 薄膜トランジスタ | |
| JPS5898970A (ja) | 薄膜ｍｉｓトランジスタ | |
| JPS59115561A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5948961A (ja) | 半導体装置の製造方法 | |
| JPS60225469A (ja) | 絶縁基板上ｍｏｓ形電界効果トランジスタ | |
| JPH01154123A (ja) | 半導体装置 | |
| JPS58170064A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPS6276675A (ja) | 半導体装置 |