JPH02276334A - 同期検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マルチチャンネルアクセスシステムｅで用
いられる同期検出装置に関するものである。

〔従来の技術〕

第９図は例えば「マルチチャンネルアクセスシステムの
開発調査に関する報告書の付属書」　（昭和５７年３月
（財）移動無線センタ）に示された従来の同期検出方式
をブロック化して示すブロック図であり、図において、
１は受信データが入力される入力端子、２ａはこの入力
端子１に接続され、前記受信データの中の同期パターン
を検出する同期パターン検出回路、３はこの同期パター
ン検出回路２ａおよび前記入力端子１に接続され、前記
同期パターンを解析するとともに、次の同期パターンの
検索を前記同期パターン検出回路２ａに指示するデータ
処理回路である。

次に動作について説明する。入力端子ｌにて受信された
受信データは、同期パターン検出回路２ａおよびデータ
処理回路３に入力される。同期パターン検出回路２ａは
この入力された受信データを検索し、受信データ中に同
期パターンが存在するか否かを検出する。同期パターン
検出回路２ａは受信データ中に同期パターンを発見する
と、その旨をデータ処理回路３に伝える。データ処理回
路３は発見した同期パターンに続く受信データの解析を
行う。

解析の結果、発見した同期パターンが正しい同期パター
ンであることが確定すれば、データ処理回路３は入力端
子１からの受信データの処理を継続する。その処理が終
了して、次の受信データを受信するために新たな同期パ
ターンの検索が必要であれば、同期パターン検出回路２
ａに同期パターン検索の開始を指示する。また、前記解
析の結果、その同期パターンが雑音の影響等による誤っ
たものであるときには、データ処理回路３は、新たな同
期パターンの検索開始の指示を同期パターン検出回路２
ａに与える。

第１Ｏ図（Ａ）は同期パターン検出回路２ａの−構成例
を示す回路図であり、図において、２１は受信データを
１ビツトずつシフトするシフトレジスタ、２２は固定パ
ターン記憶部２３の出力とシフトレジスタ２１の出力と
を比較する一致検出回路であり、固定パターン記憶部２
３には同期パターンと同一のパターンが設定されている
。この構成によれば、入力端子１から入力した受信デー
タが固定パターン記憶部２３のパターンと一致すると同
図（Ｂ）に示すような一致信号が出力される。そして、
この一致信号はデータ処理回路３に通知され、データ処
理回路３は同期パターンの発見を知ることができる。

〔発明が解決しようとする課題〕

従来の同期検出装置は以上のように構成されているので
、同期パターン検出回路２ａが雑音等により誤って同期
パターンを検出したとき、データ処理回路３の解析によ
ってそれが誤った同期パターンであることが判明しても
、その時点ではすでに正しい同期パターンを見逃してし
まっている場合があり、受信率が悪くなるという問題点
があった。

この発明は上記のような問題点を解消するためになされ
たもので、誤った同期パターンを検出したとき、すぐあ
との正しい同期パターンを見逃すことなく確実に検出で
きる同期検出装置を得ることを目的とする。

〔課題を解決するための手段〕

請求項（１）記載の発明に係る同期検出装置は、受信デ
ータ中の同期パターンの検索を行い、同期パターンを発
見するとその同期パターンの位置を検出するとともに、
データ処理回路より誤った同期パターンを検出したこと
が伝えられると、再検索手段によって当該同期パターン
の次の位置から同期パターンの検索を開始する同期パタ
ーン検出回路と、前記再検索手段が検索の対象とする受
信データを記憶する記憶手段と、前記再検索手段が検索
を開始するための位置情報を記憶する同期位置記憶手段
とを備えたものである。

請求項（２）記載の発明に係る同期検出装置は、受信デ
ータ中の同期パターンの検索を行い、同期パターンを発
見するとその同期パターンの位置を検出するとともに、
並行検索手段によって同期パターンを検出した後にも、
当該同期パターンの次の位置から同期パターンの検索を
継続する同期バタ−ン検出回路と、検索の結果得た同期
パターンの受信データにおける位置を示す位置情報を順
次記憶する同期位置記憶手段とを備えたものである。

〔作　用〕

請求項（１）記載の発明における同期パターン検出回路
は、受信データ中の同期パターンを検索して、同期パタ
ーンを発見するとその旨をデータ処理回路に通知すると
ともにその同期パターンの位置を検出し、この同期パタ
ーンに続く受信データを解析したデータ処理回路より誤
った同期パターンを検出したことが伝えられると、当該
同期パターンの次の位置から同期パターンの検索を特徴
する請求項（２）記載の発明における同期パターン検出
回路は、受信データの同期パターンの検索を開始すると
、その後に検出した同期パターンの位置を示す位置情報
を全て同期位置記憶手段に記憶させる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１は入力端子、３はデータ処理回路であり
、第８図に同一符号を付した従来のそれらと同一、ある
いは相当部分であるため詳細な説明は省略する。

また、２は再検索手段を有する同期パターン検出回路で
あり、４は入力端子１より入力された受信データを記憶
し、同期パターン検出回路２へ送る受信データメモリ（
記憶手段）、５は同期パターン検出回路２が検出した同
期パターンの位置を格納しておく同期パターン位置レジ
スタ（同期位置記憶手段）である。

次に動作について説明する。入力端子１で受信された受
信データは、受信データメモリ４に一旦蓄積される。同
期パターン検出回路２はこの受信データを受信データメ
モリ４より読み出して同期パターンの検索を行う。その
結果、受信データ中の同期パターンを発見すると、同期
パターン検出回路２は当該同期パターンの位置を同期パ
ターン位置レジスタ５に記録するとともに、同期パター
ンを発見した旨をデータ処理回路３に伝える。データ処
理回路３はその同期パターンに続く受信データの解析を
行って、それが正しい同期パターンであるか否かの確定
を行う。

解析の結果、それが正しい同期パターンであれば、デー
タ処理回路３は受信データの処理を実行する。その処理
が終了して、次の受信データを受信するために新たな同
期パターンの検索か必要であれば、データ処理回路３は
同期パターン検出回路に同期パターン検索の開始を指示
する。同期パターン検出回路２は当該指示に従って、送
られてきた位置より同期パターンの検索を開始する。

また、前記解析の結果、その同期パターンが雑音の影響
等による誤ったものであるときには、データ処理回路３
は新たな同期パターンの検索開始の指示を同期パターン
検出回路２に与える。同期パターン検出回路２は当該指
示に従って、同期パターン位置レジスタ５に記録されて
いる同期パターンの位置の次の位置から、受信データメ
モリ４に記憶されている受信データを対象に、次の同期
パターンの検索を開始する。

そして、新たな同期パターンを発見すると、同期パター
ン検出回路２はこの新たな同期パターンの位置を同期パ
ターン位置レジスタ５に記録するとともに、データ処理
回路３にその位置を通知する。データ処理回路３は、受
信データメモリ４のその位置からデータを引き取って、
受信データの解析を行うことができる。

第２図は同期パターン検出回路２の再検索動作を説明す
°るための説明図で・ある。同図によって再検索動作を
さらに詳しく説明する。まず、同期パターン検出回路２
は受信データメモリ４からデータを入力して同期パター
ンを検索する。同期パターンを検出したら、その旨をデ
ータ処理回路３に通知するとともに、受信データメモリ
４における対応するアドレスを同期パターン位置レジス
タ５に記録する（図中Ａ点における動作）。データ処理
回路３は、これを契機として前述した解析動作を開始し
、同期パターンが誤パターンであったと確定した場合に
は、同期パターン検出回路２にその旨を通知する（図中
Ｂ点）。同期パターン検出回路２は受信データメモリ４
の誤パターンの次のデータから、記憶されている受信デ
ータを検索しく図中Ｃ部分）、新たな同期パターンを検
出したら、その旨と位置とをデータ処理回路３に通知す
る（図中り点）。そこで、データ処理回路３は受信デー
タの解析を再度開始する（図中Ｅ点）。そして、解析の
ために新たな同期パターンに続く受信データ（図中Ｆ部
分）を受信データメモリ４から引き取ることができる。

第３図は、同期パターン検出回路２の一回路例を示す回
路図である。図において、４は１ビツト×Ｎアドレスの
２ボートメモリから構成された受信データメモリ、２４
は受信データメモリ４の一方のポートに対応する書き込
みアドレスと書き込み信号とを与える受信アドレス制御
回路、２５は受信データメモリ４の他方のポートに対応
する読み出しアドレスと読み出し信号とを与える読み出
しアドレス制御回路、２６は受信データメモリ４から読
み出したデータを、データ処理回路３に与えるか、シフ
トレジスタ２１に与えるかを切換えるスイッチである。

次に動作について説明する。まず、受信アドレス制御回
路２４が有する受信アドレスカウンタおよび読み出しア
ドレス制御回路２５が有する読み出しアドレスカウンタ
の内容がクリアされる。そして、入力端子１から入力し
た受信データは、１ビツトずつ順次受信データメモリ４
に書き込まれる。この時に、受信アドレス制御回路２４
は、受信データに同期したクロック信号を導入して、こ
のクロック信号に同期させて、受信アドレスカウンタの
内容を受信データメモリ４に与え、同時に書き込み信号
を出力して、書き込みアドレスの制御を行う。そして、
受信アドレスカウンタの内容をインクリメントする（Ｎ
となったら０にもどす）。

一方、読み出しアドレス制御回路２５は、受信アドレス
カウンタと読み出しアドレスカウンタとの内容を比較し
て、受信データメモリ４に受信データが記録されたか否
かを知ることができる。受信データメモリ４に受信デー
タが記録されたことを認識すると、受信データメモリ４
の読み出し制御を開始する。最初は同期パターンを検索
する必要があるので、読み出しアドレス制御回路２５は
、スイッチ２６をシフトレジスタ２１側に切換える。

そして、読み出しアドレスカウンタの内容を受信データ
メモリ４に与え、同時に、読み出し信号を出力する。次
に読み出しアドレスカウンタの内容をインクリメントす
る。これらの動作を繰り返すと、受信データメモリ４の
内容は、順次読み出される。読み出されたデータはシフ
トレジスタ２１に入力される。ここで、読み出しアドレ
ス制御回路２５は、データに同期したシフトクロックを
シフトレジスタ２１に与える。シフトレジスタ２１、−
数構出回路２２および固定パターン記憶部２３は、従来
の場合と同様に動作して、一致信号をデータ処理回路３
に出力する。この一致信号は読み出しアドレス制御回路
２５も導入する。そして、読み出しアドレス制御回路２
５は一致信号を検出したら、スイッチ２６をデータ処理
回路３側に切換える。同時に、この時の読み出しアドレ
スカウンタの値を同期パターン位置レジスタ５に記録す
る。以後、受信データメモリ４から読み出されたデータ
は、データ処理回路３に人力される。データ処理回路３
はデータ解析の結果、同期パターンが誤りであると確定
したら、再検索要求信号２７を出力する。読み出しアド
レス制御回路２５は、この再検索要求信号２７を検出す
ると、同期パターン位置レジスタ５に記録されている値
を引き取って読み出しアドレスカウンタに設定し、同時
に、スイッチ２６をシフトレジスタ２１側に切換える。

この結果、誤った同期パターンが記憶されているアドレ
スの次のアドレスから受信データメモリ４に記憶されて
いるデータを検索することができる。

なお、データ処理回路３がデータ解析した結果、正しい
同期パターンであることを確定して、データ処理を完了
した時には、データ処理回路３からリセット信号が出力
される。このリセット信号を検出した読み出しアドレス
制御回路２５は、次の同期パターン検索動作を開始する
。

また、同期パターン検出回路２はマイクロプロセンサで
も実現できる。第４図は、同期パターン検出回路２、デ
ータ処理回路３および同期パターン位置レジスタ５をＣ
ＰＵＩ　１とプログラムメモリ（ＲＯＭ）１２とで構成
し、受信データメモリ４をＲＡＭ１３で構成したー構成
例を示す図である。この構成によると、まず、入力端子
１から入力した受信データはシリアル・パラレル変換器
１４でバス１５のデータバス巾のパラレルデータ（例え
ば、８ビツト）に変換される。そして、′８ビットそろ
った時点で、ＣＰＵＩ　１に割り込み信号を送出する。

ＣＰＵＩＩはこの割り込み信号に応じて、シリアル・パ
ラレル変換器からデータを引き取って、ＲＡＭ１３に格
納する。その後、ＲＯＭ１２のプログラムとして実現さ
れた同期パターン検出回路２およびデータ処理回路３の
動作が実行される。同期パターン位置レジスタ５はＣＰ
Ｕ１ｌに存在するレジスタのうち、適当なものに割り当
てればよい、ここで、シリアル入力端子を有するＣＰＵ
Ｉ　１を採用すれば、シリアル・パラレル変換器１４は
設けなくてもよい。

第５図は、同期パターン位置レジスタ５の内容をデータ
処理回路３が入力しうる位置に、同期パターン位置レジ
スタ５を設けた場合のブロック図である。そして、この
場合には、入力端子ｌから入力した受信データは同期パ
ターン検出回路２を通過する構成にしている。このよう
に構成した場合の動作について、第６図の説明図を参照
して説明する。まず、同期パターン検出回路２は入力端
子１から入力した受信データを受信データメモリ４に記
憶するとともに、同期パターンを検出するために受信デ
ータを検索する。同期パターンを検出したら、受信デー
タメモリ４の同期パターンを格納した位置を同期パター
ン位置レジスタ５に記録する（図中Ｇ点）。ここで、最
初に同期パターンを検出したら、受信データメモリ４へ
の記憶を開始するようにしてもよい。データ処理回路３
は、同期パターン位置レジスタ５を常時検査して、同月
パターンの位置を示す位置情報が記録されたことを知る
ことができる。位置情報が記録されたことを認識したら
、データ処理回路３は解析動作を開始し、受信データメ
モリ４から同期パターンに続くデータを引き取り、デー
タの解析を行う。−方、同期パターン検出回路２は、同
期パターン検出後も受信データの検索を行い、新たな同
期パターンを検出したら（図中Ｈ点）、同期パターン位
置レジスタ５においてすでに位置情報が記録されている
領域の次の領域に新たな同期パターンの位置を記録する
。データ処理回路３は、解析の結果、先に検出した同期
パターンが誤りであると確定した時（図中１点）には、
同期パターン位置レジスタ５の２番目の領域から新たな
同期パターンの位置情報を人力する。そして、受信デー
タメモリ４のその位置の次のデータから再度解析を行う
。なお、同期パターン位置レジスタ５０機能をデータ処
理回路３に含めると、第７図に示すような構成とするこ
とができる。この場合には、同期パターン検出回路２は
同期パターンの位置を示す位置情報を、順次データ処理
回路に出力する。

第８図は同期パターン位置レジスタ５にかえてＦ　Ｉ　
Ｆ　Ｏ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　０ｕｔ）メモ
リ５ａを設けた場合を示すブロック図である。この場合
には、同期パターン検出回路２は、検出した同期パター
ンの位置を示す位置情報を、順次ＦＩＦＯメモリ５ａに
入力する。そして、データ処理回路３は必要な時にＦＩ
ＦＯメモリ５ａの先頭位置から位置情報を入力すればよ
い。この場合には、データ処理回路３は第５図に示した
場合のような、レジスタ中の領域を考慮して位置情報を
引き取るといった手間を省くことができる。なお、本実
施例の場合には、受信データ中の同期パターンの位置を
検出するためには受信データメモリ４は必要がないので
、第８図には示していない。しかし、データ処理回路３
が、すでに入力端子ｌから人力済みの受信データを解析
するためにはメモリは必要であり、受信データはデータ
処理回路３に記憶されていることになる。つまり、同期
パターン検出回路２が出力した位置情報は、データ処理
回路３が有するメモリ内の位置を示すことになる。そし
て、同様の理由によって、第５図および第７図に示した
構成から受信データメモリ４を取り除き、データ処理回
路３がデータ解析およびデータ処理のためのメモリを有
する構成としてもよい。

〔発明の効果〕

以上のように、この発明によれば、同期パターンが誤っ
て検出された場合には、誤って検出された同期パターン
の次の位置から正しい同期パターンの検索を開始するよ
うに構成したので、または、最初に同期パターンを検出
した後も、同期パターンの検索を継続するように構成し
たので、同期パターンが誤って検出された場合に正しい
同期パターンを見逃してしまう確率を著しく減少させ、
受信率の低下を防止することができる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による同期検出装置を示す
ブロック図、第２図は同期パターンの再検索動作を説明
するための説明図、第３図は同期パターン検出回路の一
例を示す回路図、第４図は同期検出装置をマイクロプロ
セッサで実現する際の構成を示す構成図、第５図はこの
発明の他の実施例による同期検出装置を示すブロック図
、第６図は並行検索動作を説明するための説明図、第７
図および第８図はそれぞれこの発明のさらに他の実施例
による同期検出装置を示すブロック図、第９図は従来の
同期検出装置を示すブロック図、第１０図は従来の同期
パターン検出回路を示す回路図である。 １は入力端子、２は再検索手段または並行検索手段を含
む同期パターン検出回路、３はデータ処理回路、４は受
信データメモリ（記憶手段）、５は同期パターン位置レ
ジスタ（同期位置記憶手段）、５ａはＦＩＦＯメモリ（
同期位置記憶手段）。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）受信データを検索してその中の同期パターンを検
   出する同期パターン検出回路と、前記同期パターン検出
   回路が検出した同期パターンに続く前記受信データの解
   析を行うとともに、前記同期パターン検出回路に次の同
   期パターンの検索を指示するデータ処理回路とを備えた
   同期検出装置において、前記受信データを記憶する記憶
   手段と、前記同期パターン検出回路が検出した同期パタ
   ーンの位置を示す位置情報を記憶する同期位置記憶手段
   とを備え、前記同期パターン検出回路に、前記解析によ
   ってその同期パターンが誤ったものであることを検出し
   た前記データ処理回路より前記同期パターンの検索の指
   示がなされると、前記記憶手段に記憶されている受信デ
   ータを対象として、前記同期位置記憶手段に記憶されて
   いる位置情報にもとづいて同期パターンの検索を開始す
   る再検索手段を設けたことを特徴とする同期検出装置。
2. （２）受信データを検索してその中の同期パターンを検
   出する同期パターン検出回路と、前記同期パターン検出
   回路が検出した同期パターンに続く前記受信データの解
   析を行うとともに、前記同期パターン検出回路に次の同
   期パターンの検索を指示するデータ処理回路とを備えた
   同期検出装置において、前記同期パターン検出回路が検
   出した同期パターンの位置を示す位置情報を記憶する同
   期位置記憶手段を備え、前記同期パターン検出回路に、
   前記データ処理回路の解析と並行して、前記検出した同
   期パターンに続く受信データを対象として新たな同期パ
   ターンを検索し、検索の結果得た新たな同期パターンの
   位置を示す位置情報を前記同期位置記憶手段に記憶する
   並行検索手段を設けたことを特徴とする同期検出装置。