JPH0227687B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、自動プログラミング（automatic
programming）によつて提起される問題に対し
容易な解決を与える、新規な構成のマイクロプロ
セツサに関する。 自動プログラミングとは、１つのプログラムが
他のプログラムを変更もしくは修正する全ての可
能な方法を意味する。例えば或るプログラムP1
がP1＝（f1，f2，……fi……，fj）のように関数fi
の集合にリンクしているとすると、fiがサブプロ
グラムfjを変更ないし修正できるサブプログラム
である場合に自動プログラミングが達成される。
このようにしてプログラムP1は、P2＝（f1，f2，
……fi……，gj）のようなプログラムP2に変換さ
れる。この特性を段階的に拡張して、プログラム
全体を計画されたシヨブではあるが、初期の関数
によつて定義されたジヨブとは完全に異なつたジ
ヨブを実行するように変更することが可能であ
る。このようにして、プログラムP1はそれ自身
の過去の履歴の関数として、時間的に展開もしく
は発展する。 自動プログラミングは、プログラム自体が行な
う全ての可能な変更を前以て予測もしくは予知す
る必要があるところから、極めて複雑な問題を提
起する。もつとも、多くの用途においては、事象
（event）の関数としてのプログラムにおける可能
な変更は完全に予測し得るものである。 大きなプロセツサを用いている大規模データ処
理組織においては、自動プログラミングを可能に
するためには、元のプログラムの時間的展開と歩
調を合わせて拡大することができる記憶スペース
もしくはメモリ空間の使用が可能でなければなら
ないであろう。マイクロプロセツサの或る種の用
途において、メモリの大きさが小さい場合には、
元のプログラムが展開される場合に初期のメモリ
空間もしくは記憶場所より大きなメモリ空間をと
らないようにすることが望ましい。これを達成す
る１つの方法として、元のプログラムの特定のア
ドレスにおける命令またはデータの内容に変更を
行なうことが考えられるが、このような変更によ
り、例えば元のプログラムにおける特定の命令の
演算コードのためのゾーンの内容を変えることが
できる。例えば、アドレス10AHに加算演算コー
ドを含む命令を有している元のプログラムP1の
当該演算コードを、元のプログラムの大きさを変
更することなく、減算演算コードに変更すること
ができよう。同様にして、事象の関数として新し
い値を許容するために、即値オペランドを変更す
ることができよう。なおこの点と関連して、命令
のオペランド・フイールドの内容がアドレスでは
なく、データ項目に関する場合には、即値オペラ
ンドを格納しているものであることを想起された
い。この演算数もしくはオペランドは即値命令内
に設けることができるし、あるいはまたプログラ
ムの「永久」入力データの１部としてもよい。結
局のところ、プログラムによつて行なわれるアク
シヨンは、即値オペランドに対してなされる変更
もしくは修正に依存して異なつてくる。 自動プログラミングの技法は、携帯可能な担体
を用いて紙幣や硬貨のような現金の使用を不用と
するようなシステム、フアイルに保持された情報
の完全性および秘密性が確保されねばならないシ
ステム、プログラム可能なマシン、特にコンピユ
ータや小型ではあるが高性能の計算器について、
外部事象によつてプログラムが破壊され得ないよ
うにするが、しかし特定の機能は実行できるよう
にすることの必要なデータ処理システム、アクセ
スの認可や制御が必要とされるシステムにおい
て、極めて広汎な用途を有している。特に銀行業
務に用いられる場合には、或る口座に関して行な
われる取引を連続的に記憶し、記憶された口座の
データに対する不正なアクセスを禁止する自動保
護を与え、許可されていないユーザーには利用で
きないデータ項目とコードとを比較することによ
つて、上記データが格納されているメモリ・デバ
イスへのアクセスを制御し、そして使用期間中に
生じた事象の履歴の関数としてメモリ・デバイス
の動作の仕方をその外部環境に関連して変更する
必要がある。 本発明は、小型のプログラム可能なコンピユー
タに記録されるべきプログラムを記憶させること
についての困難な問題に対して１つの解決策を与
えるものである。 実際問題として、ユーザーによつてプログラム
することのできる小型のコンピユータは既に知ら
れているものであるけれども、この種のコンピユ
ータにとつての重大な欠点は、電源がないときに
は、記録されたプログラムを保持することができ
ないということである。このことのために、この
種のコンピユータは、その使用がされるときに、
記憶されているデータの読出しのみが可能とされ
る磁気カードまたはヒユーズ溶断形メモリ
（fused memory）のような記録媒体に結合させ
ることが必要となる。現在の技術においては、こ
の種のメモリはROMという名で知られている
が、これは“read only memory”（読出し専用
メモリ）の略称であり、また、電力消費の低い
CMOSメモリであるが、これは
“complementary metal oxide semiconductor”
（相補型金属・酸化物・半導体）の略称である。
このような記録媒体はかさばつていて実用的でな
く、しかも比較的高価である。この発明は、この
ような問題をも解決するものである。小型コンピ
ユータの基本的な機能（演算機能および通常の計
算機能）に関するプログラムの第１の部分は永久
的に記録され、プログラムの第２の部分は、ユー
ザーによつて小型計算機のキーボードからインプ
ツトされる機能の自動プログラミングを処理する
ようにされる。最後にメモリの第３の部分には、
ユーザーの必要に応じて当該ユーザーが入力し、
また、時間の経過とともに展開される諸種のプロ
グラムが格納されている。 上に述べた用途例についての説明から分かるよ
うに、そこで用いるメモリ装置は非常に小さな物
理的寸法を有すると共に、永久的に記録されるデ
ータを保持するためのメモリ・デバイスを備える
必要があるということができる。LSI（large
scale integration；大規模集積回路の略称）の技
術によつて製作されている現在のマイクロプロセ
ツサは、上記のような用途で必要とされる小型で
あるという第１の基準を充たすことはできる。し
かしながら、このモノリシツク構造は、算術およ
び論理演算機能を実行できる計算デバイスや制御
デバイスだけを有するものであつて、メモリ・デ
バイスは備えていない。従つて、一般にはメモ
リ・デバイスは、マイクロプロセツサに対し外部
接続されるようにされた他のモノリシツク構造か
ら形成されている。このようなマイクロプロセツ
サの実際例としては、パリ75015のルクールベ街
313所在のシベツクス社（SYBEX）により発行
されているロツドネー・ザツクス（RODNAY
ZAKS）およびピエール・ル・ボー（PIERRE
LE BEUX）著の“Les microprocesseurs，
Techniques et applications”（マイクロコンピ
ユータ、技術と応用）に記載のものがある。従つ
て、自動プログラミングが実行されるメモリ・デ
バイスを得るために慣用の手段を用いる場合に
は、算術論理演算装置および制御装置が形成され
ている１つの半導体チツプと、メモリ・デバイス
が形成されている他の半導体チツプとを少くとも
使用する必要がある。そしてこれ等２つのチツプ
は接続手段によつて結合される訳であるが、この
接続手段の寸法は２つのチツプの寸法と比較して
かなり大きなもので、決して無視し得る程の寸法
ではなく、従つてこれ等両チツプを接続して用い
るとすれば、上に述べたような小型という要件が
満たされなくなる。 現在一般に用いられている慣用のメモリは、１
つまたは２つ以上のプログラムならびにデータを
格納するようにされている。これ等プログラムお
よびデータへのアクセスはメモリ内の命令または
データ項目を探索するのに用いられるアドレス・
レジスタおよび該アドレス・レジスタによつて指
示されるアドレスでメモリから読み出される命令
またはデータ項目をロードされる出力レジスタを
用いて行なわれている。前に述べたような用途に
おいては、メモリ・デバイスから電圧を取り去つ
た場合でも、記録された情報を保持できることが
重要である。また既に記憶されている情報（命令
およびデータ）を変更する必要性があるために、
必然的に不揮発性の書込み可能なメモリの使用に
頼らざるを得ない。実際上ROM型の永久的な書
込み不可能で消去不可能なメモリに記録されたプ
ログラムは、このメモリ自体の性質から変更する
ことは不可能である。他方、PROM
（programmable read only memory：プログラ
ムできる読出し専用メモリの略称）型の書込み可
能なメモリは、上に述べたような種々な用途に容
易に適用できる。と言うのはこのメモリは不揮発
性であつて、しかもその内容を任意に変更できる
からである。なおPROMメモリは、ユーザーに
よつて直接プログラムすることができるROMメ
モリである点に注意されたい。メモリ内の各セル
にはヒユーズが設けられていて、プログラミング
はメモリ内のヒユーズを吹き飛ばすことにより実
行される。MOSによつて製作されるEPROM型
のプログラム変更可能なメモリも使用することが
できる。しかしながらPROMおよびEPROMメ
モリには、上に述べたような用途に関して、２種
類の限界がある。 上に述べたような２つの型のメモリと慣用のマ
イクロプロセツサとを組み合せた場合には、マイ
クロプロセツサの外部からだけしか得られない書
込み電圧をメモリの１つに供給する時にマイクロ
プロセツサのあらゆる部分を無入力状態にする必
要があり、従つてこの場合にはこの期間中プログ
ラムを実行することはできない。更にまたこのメ
モリについてマイクロプロセツサにより自動プロ
グラミングを達成することが不可能となる。と言
うのは、該メモリをアドレツシングする働きをな
す順序カウンタ（ordinal counter）が、内容を
変更すべき該メモリ内のアドレスAiの位置を示
すとともに、アドレスAiに位置するメモリ・ゾ
ーンでの書込みシーケンスを実行するために、同
一メモリ内の他のアドレスAjの位置を同時に示
すことができないからである。よつてこの発明の
目的は、所与の状況に面して種々な先行状態に基
ずいて構築することにより、機能の展開もしくは
発展を可能にして、それにより持久的な自動プロ
グラミングを可能にする新規なモノシリツク構造
のマイクロプロセツサ方法を提供することにあ
る。 本発明によるマイクロプロセツサはワード
（語）ベースで電気的に書き込むことができる永
久メモリ手段と、該メモリ手段に同時に二重アク
セスすることをも可能にし、かつマイクロプロセ
ツサの通常動作に干渉しない書込み電圧供給手段
を備えている手段と、メモリ手段にデータを書き
込んだり、メモリ手段からデータを読み取つたり
するための手段を備えている。また、自動プログ
ラミングはもちろん外部からの介在なしに行なわ
れ、以下の説明から明瞭となる。 本発明によれば、まず、単一の半導体チツプ上
に形成されたマイクロプロセツサであつて、少な
くとも一部は書込み可能な不揮発性メモリと、第
１および第２のアドレス・レジスタと、第１およ
び第２の情報レジスタと、処理制御手段と、母線
と、前記少なくとも一部は書込み可能な不揮発性
メモリ、前記第１および第２のアドレス・レジス
タならびに前記第１および第２の情報レジスタ
は、前記母線により前記処理制御手段に接続され
ていることと、前記処理制御手段は、前記少なく
とも一部は書込み可能な不揮発性メモリに格納さ
れた命令に基づいて、通常のプログラム実行の処
理相で動作を行なう手段を有することと、前記手
段は前記第１のアドレス・レジスタおよび前記第
１の情報レジスタを含むことと、前記処理制御手
段は、そのマイクロプロセツサ・サイクル時間よ
りも非常に長い書込み時間を有する書込み可能な
不揮発性メモリにデータまたは命令である情報を
書き込む書込み相でも、動作を行なうことと、前
記書込み可能な不揮発性メモリでの情報内容を変
更したいアドレスにおいて、変更すべき情報を書
き込むべく、前記書込み可能な不揮発性メモリで
の情報内容を変更したい前記アドレスでもつて、
前記第２のアドレス・レジスタをロードし、そし
て変更すべき前記情報でもつて、前記第２の情報
レジスタをロードする、該チツプ上にあり前記処
理制御手段によつて制御される手段と、前記アド
レスおよび情報を書込み期間中安定に保持する手
段と、前記書込み可能な不揮発性メモリに情報を
書き込むべく、情報の書込みに要する期間中、書
込み信号が供給されることを許容する手段と、情
報の書込みに要する期間の終りを決める手段と、
外部からの介在なしに書込み相に進み、そして解
放されるようにする手段とからなる単一の半導体
チツプ上に形成されたマイクロプロセツサが提供
される。 また、本発明によると、単一の半導体チツプ上
に形成されたマイクロプロセツサであつて、少な
くとも一部は書込み可能な不揮発性メモリと、第
１のアドレス・レジスタと、第１の情報レジスタ
と、処理制御手段と、母線と、前記少なくとも一
部は書込み可能な不揮発性メモリ、前記第１のア
ドレス・レジスタおよび前記第１の情報レジスタ
は、前記母線により前記処理制御手段に接続され
ていることと、前記処理制御手段は、前記少なく
とも一部は書込み可能な不揮発性メモリに格納さ
れた命令に基づいて、通常のプログラム実行の処
理相で、動作を行なう手段を有することと、前記
手段は前記第１のアドレス・レジスタおよび前記
第１の情報レジスタを含むことと、前記処理制御
手段は、そのマイクロプロセツサ・サイクル時間
よりも非常に長い書込み時間を有する書込み可能
な不揮発性メモリにデータまたは命令である情報
を書き込む書込み相でも、動作を行なうことと、
前記書込み可能な不揮発性メモリでの情報内容を
変更したいアドレスにおいて、変更すべき情報を
書き込むべく、前記書込み可能な不揮発性メモリ
での情報内容を変更したい前記アドレスでもつ
て、前記第１のアドレス・レジスタをロードし、
そして変更すべき前記情報でもつて、前記第１の
情報レジスタをロードする、該チツプ上にあり前
記処理制御手段によつて制御される手段と、前記
アドレスおよび情報を書込み期間中安定に保持す
る手段と、前記書込み可能な不揮発性メモリに情
報を書き込むべく、情報の書込みに要する期間
中、書込み信号が供給されることを許容する手段
と、情報の書込みに要する期間の終りを決める手
段と、外部からの介在なしに書込み相に進み、そ
して解放されるようにする手段と、前記書込み可
能な不揮発性メモリに書き込むべき情報およびそ
れに関連するアドレスを安定に保持する手段、書
込み信号を許容する手段ならびに情報の書込みに
要する期間の終りを決める手段は、処理制御手段
により前記少なくとも一部は書込み可能な不揮発
性メモリに記憶された少なくとも１個の命令の実
行後に制御される書込みオートマトンであること
とからなる単一の半導体チツプ上に形成されたマ
イクロプロセツサが提供される。 次に添付図面を参照して、本発明の実施例に関
し詳細に説明する。これから本発明の深い理解が
得られよう。 第１図を参照するに、本発明に係るマイクロプ
ロセツサは単一の半導体チツプ１００上に形成さ
れ、そのPROMまたはEPROMメモリ１０１は
レジスタＡ１ １０２およびＡ２ １０３により
アドレツシング（addressing；アドレス指定）さ
れる。メモリ１０１は特定の容量を有する必要は
なく、例えば１バイトが８ビツトの大きさである
とした場合に、４キロバイトの容量のものを使用
することが可能である。この実施例において、レ
ジスタＡ１およびＡ２は少なくとも12ビツトを保
持できる必要がある。なおここで、術語「ビツ
ト」とは２進法のデイジツトを言うものであつ
て、データ処理装置もしくはデータ・プロセツサ
において、２進法の「１」または「０」デイジツ
トまたはこのようなデイジツトを用いた任意の数
値表現を表わすのに用いられる。レジスタＡ１
１０２はメモリ１０１におけるアドレスの一時記
憶用レジスタとしても、あるいはまた順序カウン
タとしても用いられ得る。後者の場合には、該レ
ジスタＡ１はメモリ１０１内のアドレスを増大さ
せる目的で用いられる。レジスタＡ２ １０３も
またアドレス・レジスタとしても用いられ、常に
変更すべき内容のアドレスを格納している。レジ
スタＡ１およびＡ２の機能にはもちろん互換性が
ある。 レジスタIR１０５およびＤ１０６はデータ・
レジスタであつて、そのビツト幅は企図せる用途
を基にして定められるメモリ１０１のワード
（語）の大きさに依存して、例えば４，８，16ビ
ツト等とすることができる。レジスタIR１０５
およびＤ１０６はそれぞれアドレス・レジスタＡ
１ １０２およびＡ２ １０３に関連して設けら
れる。レジスタＡ１によつてアドレシングされ、
メモリ１０１から読み出されるべき情報またはデ
ータ項目はメモリ１０１からレジスタIR１０５
に転送され、そして同様にしてレジスタIR１０
５に格納されている内容を有する書込み情報もし
くはデータ項目は、レジスタＡ１ １０２により
指定されるメモリ内のアドレスに書き込まれる。
同じようなツー・ウエイの関係がレジスタＡ２お
よびＤ間に存在する。 第１図において、レジスタＡ１の出力端２は母
線Ａ１によつてメモリ１０１の入力端１に接続さ
れ、レジスタＡ２の出力端２は母線Ａ２によりメ
モリ１０１の入力端２に接続されている。メモリ
１０１から読み取られたり、あるいは該メモリ１
０１に書き込まれるデータは、メモリ１０１の入
出力端３をレジスタIR１０５の入出力端１に接
続する母線Ｄ１か、あるいはメモリ１０１の入出
力端４をレジスタＤ１０６の入出力端１に接続す
る母線Ｄ２に沿つて転送される。２つのレジスタ
IRおよびＤの入出力端２は母線Ｄに接続される
が、母線ＤはレジスタＡ１およびＡ２双方の入力
端１にも接続されている。 処理制御装置１０４は母線Ｄにおけるデータ交
換の同期およびメモリ１０１のアドレツシングを
司り、その出力２および３は、それぞれレジスタ
Ａ１，Ａ２およびIR，Ｄからのデータの読取り
および該レジスタへのデータの書込みを制御す
る。４つのレジスタの各々の入力３は処理制御装
置１０４によつて別々に作用される。入力端１を
介して、処理制御装置１０４は、マイクロプロセ
ツサを外部装置に接続するデータ入出力母線Ｉ／
Ｏと交信する。その入出力端４は、母線Ｄと交信
して、上に述べた４つのレジスタのうちの任意の
レジスタにデータまたは情報を転送したり、ある
いは２つのレジスタIRおよびＤのいずれからも
データを受信することができる。データがメモリ
１０１に書き込まれつつある時には、マイクロプ
ロセツサの外部の装置によつてプログラミング電
圧Vpが供給される。 マイクロプロセツサが動作する仕方は次のとお
りである。処理用プログラムはメモリ１０１に格
納されている。このプログラム内の変更すべきデ
ータ項目または命令は、１対のレジスタＡ１およ
びIRによつて処理されつつあるプログラムの制
御下で、レジスタＤに送られる。そして関連のア
ドレスはレジスタＡ２に供給される。そこでプロ
グラムは分岐して、レジスタＡ１において見つけ
られた適切なアドレスでの書込みシーケンスに進
み、そして満足すべき条件下で書込みが行なわれ
たことのチエツクを行なう。PROMおよび
EPROM型のメモリへの書込みには或る程度の時
間を要するので、全書込みサイクル中メモリの入
力部に書き込まれるデータ項目およびアドレスを
安定な状態で保持しておく必要がある。従つて上
に述べたレジスタは少なくとも全書込みサイクル
中、記憶場所に格納しているデータを保持できる
ことが必要とされる。そしてこれは上記レジスタ
が接続されている母線に一時的に現われる情報を
保持する働きをなすラツチ回路を用いて達成する
ことができる。一般に、母線に供給されるデータ
は直ちに変更されるからである。 第２図は第１図に示したマイクロプロセツサの
変型実施例を示す。 第１図の実施例に関して、次のような２つのコ
メントをしておく必要があろう。 (1) メモリへのアクセス回路は必然的に複雑とな
る。と言うのは、同一のセルが同時に２つの
別々のアクセスを受けることができるからであ
る。 (2) この実施例では、プログラムを自己破壊性と
することができる。というのは、任意時点にお
いて、アドレスＡ１をアドレスＡ２に等しくす
ることができるからであり、そしてこの性質を
或る種の情報を保護することが要求される事例
もしくは用途において利用できる。 この点で第２図の実施例はかなり単純化されて
いる。第２図において、PROMまたはEPROM
メモリ１０１は２つのメモリＭ１およびＭ２に分
割されていて、メモリＭ１はレジスタＡ１ １０
２によりアドレツシングされ、メモリＭ２はレジ
スタＡ２ １０３によりアドレツシングされる。
このようにメモリ１０１を２つのメモリに分割す
ることが第２図に示した実施例に特有の特徴であ
る。他のアイテムは第１図に示したものと変わり
はない。各メモリ・ブロツクＭ１およびＭ２をプ
ログラミングするための電圧は互いに独立した電
圧であり、従つて１つのメモリ・ブロツクは他の
メモリ・ブロツク内にあるプログラムによつてプ
ログラミングすることができる。この構成によれ
ば次の利点が得られる。 多くの用途において、プログラムを次のように
構成することが可能である。即ちメモリ・ブロツ
クＭ１が全ての非展開プログラムまたはプログラ
ム部分を格納し、そしてメモリ・ブロツクＭ２が
展開もしくは発展プログラムまたはプログラム部
分を格納するように構成することが可能である。
この種の用途においては、メモリＭ１は読出し専
用メモリの形態で製作することができ、それによ
り製作費用ならびにこのメモリの占有スペースを
減少することができる。この場合には書込み電圧
Vp１は必要とされない。他方、第２のメモリ・
ブロツクは必然的にPROMまたはEPROMメモ
リの形態にならなければならない。この場合１つ
のメモリをアドレツシングするレジスタは他のメ
モリの要素をアドレツシングできないので、アド
レツシングの問題は容易に解決されることが理解
されるであろう。 第３図は本発明による自動プログラミング用マ
イクロプロセツサのより詳細な実施例を示す。マ
イクロプロセツサを構成する全ての単位もしくは
ユニツトは母線Ｄを中心に示されている。先に述
べたように、メモリ１０１は２つのブロツクＭ１
およびＭ２に分割され、Ｍ１はプログラムの非展
開部分を格納し、Ｍ２は展開プログラム部分を格
納している。ブロツクＭ１は慣用のマイクロプロ
セツサで用いられている順序カウンタの機能を果
すアドレス・レジスタＡ１ １０２によりアドレ
ツシングされる。アドレス・レジスタ１０２に
は、IRデータ・レジスタ１０５が関連して設け
られている。メモリ・ブロツクＭ２はアドレス・
レジスタＡ２ １０３によりアドレツシングさ
れ、そしてそれに関連してデータ・レジスタＤ１
０６が設けられている。先に述べた実施例の場合
と同様に、メモリ・ブロツクＭ１およびＭ２は、
ROM，PROMまたはEPROM型の不揮発性のセ
ルから構成されている。プログラミング電圧PG
はフリツプ・フロツプＰ１１３から得られる。第
３図に示す他のアイテムは、慣用構造のマイクロ
プロセツサから転用したものである。 PSW（program status word；プログラム状態
語の略称）レジスタ１１２は、１つのプログラム
を実行するのに要求される全ての情報を格納する
特定化されたレジスタである。PSWワードを格
納することによつて、マイクロプロセツサの或る
種の動作状態を保存することが可能となり、それ
によつてPSWワード内の特権ビツト位置により、
マイクロプロセツサのユーザーがマイクロプロセ
ツサ内部の或る種のプログラム情報にアクセスす
ることは禁止される。また通例の仕方でマイクロ
プロセツサは算術論理演算装置１０７を有してお
り、その入力端１および２は累算レジスタ１０８
および一時記憶レジスタ１０９に接続されてい
る。これ等２つのレジスタの入力端もデータ母線
Ｄならびに算術論理演算装置１０７の出力端３に
接続されている。 マイクロプロセツサは、また、母線Ｄに接続さ
れた入力を有するアドレス・レジスタ１１０によ
つてアドレツシングされるワーキング・レジスタ
Ｒ０ないしＲ７のレジスタ・スタツク１１１を有
している。この構成によれば、メモリ１０１のブ
ロツクＭ１およびＭ２で実行されるプログラムで
メモリＭ２に格納されている情報の内容が変更さ
れる。正確に述べると、累算レジスタもしくはア
キユムレータ内にある演算結果を用いてアドレス
２FOH（即ちメモリ内の752番目のワード）にお
ける記憶内容を変更したい場合には、前以てワー
キング・レジスタＲ０およびＲ１にアドレス２
FOHを格納することができるようにプログラム
を組むことができる。このために、自動プログラ
ミングはメモリＭ１に記憶されている「PROG」
と称するサブプログラムによつて実行される。こ
のプログラムはメモリへの書込みに要求される全
ての機能を実行する必要があり、そして特に用い
られているテクノロジーと両立し得るシーケンス
を用いる必要がある。 プログラマブル・メモリ（プログラミング可能
なメモリ）がFAMOS技法で製作されていると仮
定した場合の時間信号ダイヤグラムが、第４図に
示されている。即ち、第４図にはクロツク信号の
波形、データ項目がレジスタＤ１０６に保持され
る時間、およびフリツプ・フロツプＰ１１３によ
つて転送される書込み信号（プログラミング電
圧）PGが存在する時間が示されている。レジス
タＤ１０６およびＡ２ １０３内のデータ項目お
よびアドレスはマイクロプロセツサ・サイクル時
間と比較して非常に長い期間中、これらレジスタ
内に維持されなければならないことが理解される
であろう。実際マイクロプロセツサ・サイクル時
間が5μsとすると、アドレスおよびデータ項目は
書込み相の全期間、即ち50ms中安定な状態に留
める必要がある。 プログラムPROGの動作相は第５図に示されて
いる。ステツプ５００においては、アキユムレー
タ１０８の内容がＤレジスタ１０６に転送され
る。その結果として変更すべきデータもしくは情
報項目がＤレジスタに供給される。ステツプ５０
１ではレジスタＲ０およびＲ１の内容がアドレ
ス・レジスタＡ２ １０３に転送され、その結果
として変更すべきデータもしくは情報項目のアド
レスがレジスタＡ２ １０３に導入される。ステ
ツプ５０２ではフリツプ・フロツプＰ１１３が信
号PGを発生してデータ項目をメモリＭ２に書き
込ませる。ステツプ５０３ではデータもしくは情
報をメモリＭ２に書き込むのに必要とされ時間を
チエツクするための計数がトリガされる。そして
このチエツクは、ステツプ５０４で行なわれる。
なおこの例においては、この時間は50msである
と仮定している。この期間の終りにステツプ５０
５で書込みが完了し、続いてステツプ５０６では
サブプログラムPROGを要求したプログラムへ戻
される。このリターンにおいて必要な情報はスタ
ツク・レジスタにおいて見出される。サブプログ
ラムPROGの実行を可能にするマイクロ命令のリ
ストを掲げれば次のとおりである。

【表】

【表】 ル 命令 注 釈
RET 制御が主プログラムに戻され
る。
命令DJNZRのループは16進計算でFF×28回だ
け繰り返される。すなわち、10進数で10200回だ
け実行される。 主プログラムの実行の結果として、サブプログ
ラムPROGを呼び出すのに必要なパラメータをロ
ードするから、そのマイクロ命令のリストは次の
ようになる。 MOVA，＃02H 16進数の“02”でアキユム
レータをロードする。 MOVRO，Ａ アキユムレータの内容をレジ
スタＲ０にロードする。 MOVA，＃FOH 16進数の“FO”でアキユ
ムレータをロードする。 MOVR1，Ａ アキユムレータの内容をレジス
タＲ１にロードする。 MOVA，＃data アキユムレータをデータで
ロードする。 CALLPROG サブプログラムPROGを呼び出
す。 上の説明から明らかなように、レジスタＡ２お
よびＤは全書込み相（信号PG）中ロツクされた
状態に留まり、そして母線は書込みサブプログラ
ムPROGの実行に必要とされる命令の転送に用い
られる。 本発明の他の実施例においては、書込みサブプ
ログラムPROGの代りに全くの論理回路を用いた
書込みオートマトンを使用することができる。第
６図に示した実施例は不揮発性自動プログラミン
グが可能である構造を有するマイクロプロセツサ
であるが、書込みプログラムPROGの代りに書込
みオートマトン１１４を用いている。先に述べた
マイクロプロセツサにおいては、対形態で相関さ
れた４つのレジスタによるPROMまたは
EPROMメモリへの同時的二重アクセスを用い、
かつ関連のプログラムPROGを用いて不揮発性自
動プログラミングの機能を実行した。この機能は
また単一のアドレス・レジスタ１０２′、単一の
データ・レジスタ１０５′および書込みオートマ
トン１１４を用いて、自動プログラミングが可能
である不揮発性メモリに対して単一アクセスで実
行することができる。書込みオートマトン１１４
は母線Ｄに接続されており、この母線Ｄは先に述
べた実施例の場合と同様に、処理制御装置１０４
をアドレス・レジスタＡ１０２′およびデータ・
レジスタIR１０５′に接続している。書込みオー
トマトン１１４は、メモリ１０１における書込み
を制御するための信号PGを発生することによつ
て、レジスタＡ１０２′およびレジスタIR１０
５′がロツク、即ち鎖錠されるようにする。 このオートマトンは処理制御装置１０４によつ
て発生される書込み命令Ｗによつて作動される。
PROMまたはEPROMメモリ１０１における書
込みサイクルが完了すると、オートマトンは解放
信号Acqを処理制御装置１０４に転送し、該処理
制御装置は書込みサイクルの間は中断されていた
現在のプログラムを取り戻す。このようにしてオ
ートマトンはマイクロプロセツサの通常の動作に
干渉しないような仕方で、書込み電圧（信号PG）
を供給することができる。 データ・レジスタIR１０５′は両方向性であ
る。即ち、該レジスタはPROMメモリから読み
出されたデータならびに該PROMメモリに書き
込まれるデータを格納できねばならない。レジス
タＡ１０２′は書込みオートマトン１１４と処理
制御装置１０４との間で、母線Ｄに対して多重化
される。処理相においては、レジスタＡは処理装
置１０４内の順序カウンタによつてロードされ、
レジスタIRはPROMメモリ１０１から命令およ
びデータを読み出すレジスタとして用いられる。 自動プログラミング相においては、制御はマイ
クロコードＷを発生することによつて、処理制御
装置から書込みオートマトンに引き渡される。オ
ートマトンは用いられているPROMメモリと両
立し得る所要の書込みシーケンスを発生する。変
更すべきデータもしくは命令はレジスタIR１０
５′によつて送り込まれる。書込みシーケンスの
終りには、制御は処理制御装置１０４に戻され、
該処理制御装置はこのようにして変更されたプロ
グラムを再び通常どおり実行する。レジスタＡの
内容はそこで書込みオートマトンかまたは処理制
御装置によつてリセツトされる。 第７図は書込みオートマトンの１具体例を示
す。この図において、書込みマイクロコードＷを
表わす信号はデコーダ７０１の入力１に取り込ま
れる。該デコーダ７０１はその出力２から計数器
７０２の入力１４に可能化信号VALを供給し、
それにより該計数器７０２はその入力１５に供給
されるマイクロプロセツサ・サイクル信号Ｈを段
階的に計数する。第４図の実施例の場合と同様に
マイクロプロセツサ・サイクル時間が5μsで書込
みサイクル時間が50msであると、計数器は50ms
の間マイクロプロセツサ・サイクルを計数するた
めに、言い換えるならば10000のマイクロプロセ
ツサ・サイクルを計数するために14個のフリツ
プ・フロツプを有する必要がある。計数器７０２
に関連してデコーダ７０３が設けられており、該
デコーダ７０３の出力１４はフリツプ・フロツプ
７０４のＫ入力端に10000サイクルの計数が完了
したことを表わす信号を供給する。フリツプ・フ
ロツプ７０４のＱ出力端は書込み制御信号PGを
発生する。このフリツプ・フロツプは信号VAL
が存在する時には「２進１」状態にセツトされ、
そして10000の計数容量に達した時には「２進０」
にリセツトされる。サイクル解放信号はフリツ
プ・フロツプ７０４のＱ出力端に接続された入力
端を有する反転増幅器７０５によつて発生され
る。

【図面の簡単な説明】

第１図は本発明による自動プログラミングされ
るマイクロプロセツサの１実施例を示し、第２図
は本発明によるマイクロプロセツサの他の実施例
を示し、第３図は本発明によるマイクロプロセツ
サの別のより詳細な実施例を示し、第４図は書込
みシーケンスで生ずる種々な信号の状態を示す時
間ダイヤグラムを示し、第５図は書込みサブプロ
グラムPROGによつて実行される処理ステツプの
簡単なフローチヤートを示し、第６図は本発明の
マイクロプロセツサの更に別の実施例を示し、そ
して第７図は書込みオートマトンの１具体例を示
す。 １０１……メモリ、１０２……レジスタＡ１、
１０３……レジスタＡ２、１０４……処理制御装
置、１０５……レジスタIR、１０６……レジス
タＤ、１０７……算術論理演算装置、１０８……
累算レジスタ、１０９……一時記憶レジスタ、１
１０…アドレス・レジスタ、１１１……レジス
タ・スタツク、１１４…書込みオートマトン、７
０１，７０３……デコーダ、７０２……計数器。

Claims (1)

1. 【特許請求の範囲】 １ 単一の半導体チツプ上に形成されたマイクロ
   プロセツサであつて、 少なくとも一部は書込み可能な不揮発性メモリ
   と、 第１および第２のアドレス・レジスタと、 第１および第２の情報レジスタと、 処理制御手段と、 母線と、 前記少なくとも一部は書込み可能な不揮発性メ
   モリ、前記第１および第２のアドレス・レジスタ
   ならびに前記第１および第２の情報レジスタは、
   前記母線により前記処理制御手段に接続されてい
   ることと、 前記処理制御手段は、前記少なくとも一部は書
   込み可能な不揮発性メモリに格納された命令に基
   づいて、通常のプログラム実行の処理相で動作を
   行なう手段を有することと、前記手段は前記第１
   のアドレス・レジスタおよび前記第１の情報レジ
   スタを含むことと、 前記処理制御手段は、そのマイクロプロセツ
   サ・サイクル時間よりも非常に長い書込み時間を
   有する書込み可能な不揮発性メモリにデータまた
   は命令である情報を書き込む書込み相でも、動作
   を行なうことと、 前記書込み可能な不揮発性メモリでの情報内容
   を変更したいアドレスにおいて、変更すべき情報
   を書き込むべく、前記書込み可能な不揮発性メモ
   リでの情報内容を変更したい前記アドレスでもつ
   て、前記第２のアドレス・レジスタをロードし、
   そして変更すべき前記情報でもつて、前記第２の
   情報レジスタをロードする、該チツプ上にあり前
   記処理制御手段によつて制御される手段と、 前記アドレスおよび情報を書込み期間中安定に
   保持する手段と、 前記書込み可能な不揮発性メモリに情報を書き
   込むべく、情報の書込みに要する期間中、書込み
   信号が供給されることを許容する手段と、 情報の書込みに要する期間の終りを決める手段
   と、 外部からの介在なしに書込み相に進み、そして
   解放されるようにする手段と、 からなる単一の半導体チツプ上に形成されたマイ
   クロプロセツサ。 ２ 情報の書込みに要する期間の終りを決める前
   記手段は、前記少なくとも一部は書込み可能な不
   揮発性メモリに格納された命令のシーケンスを具
   備する特許請求の範囲第１項に記載の単一の半導
   体チツプ上に形成されたマイクロプロセツサ。 ３ 書込み相に進み、そして解放されるようにす
   る前記手段は、前記少なくとも一部は書込み可能
   な不揮発性メモリの読出し専用メモリに格納され
   た命令のシーケンスを具備する特許請求の範囲第
   １項に記載の単一の半導体チツプ上に形成された
   マイクロプロセツサ。 ４ 前記書込み可能な不揮発性メモリは、プログ
   ラムできる読出し専用メモリである特許請求の範
   囲第１項に記載の単一の半導体チツプ上に形成さ
   れたマイクロプロセツサ。 ５ 前記少なくとも一部は書込み可能な不揮発性
   メモリは、読出し専用メモリを含む特許請求の範
   囲第１項に記載の単一の半導体チツプ上に形成さ
   れたマイクロプロセツサ。 ６ マイクロプロセツサは携帯可能な担体に内蔵
   されている特許請求の範囲第１項に記載の単一の
   半導体チツプ上に形成されたマイクロプロセツ
   サ。 ７ 単一の半導体チツプ上に形成されたマイクロ
   プロセツサであつて、 少なくとも一部は書込み可能な不揮発性メモリ
   と、 第１のアドレス・レジスタと、 第１の情報レジスタと、 処理制御手段と、 母線と、 前記少なくとも一部は書込み可能な不揮発性メ
   モリ、前記第１のアドレス・レジスタおよび前記
   第１の情報レジスタは、前記母線により前記処理
   制御手段に接続されていることと、 前記処理制御手段は、前記少なくとも一部は書
   込み可能な不揮発性メモリに格納された命令に基
   づいて、通常のプログラム実行の処理相で、動作
   を行なう手段を有することと、前記手段は前記第
   １のアドレス・レジスタおよび前記第１の情報レ
   ジスタを含むことと、 前記処理制御手段は、そのマイクロプロセツ
   サ・サイクル時間よりも非常に長い書込み時間を
   有する書込み可能な不揮発性メモリにデータまた
   は命令である情報を書き込む書込み相でも、動作
   を行なうことと、 前記書込み可能な不揮発性メモリでの情報内容
   を変更したいアドレスにおいて、変更すべき情報
   を書き込むべく、前記書込み可能な不揮発性メモ
   リでの情報内容を変更したい前記アドレスでもつ
   て、前記第１のアドレス・レジスタをロードし、
   そして変更すべき前記情報でもつて、前記第１の
   情報レジスタをロードする、該チツプ上にあり前
   記処理制御手段によつて制御される手段と、 前記アドレスおよび情報を書込み期間中安定に
   保持する手段と、 前記書込み可能な不揮発性メモリに情報を書き
   込むべく、情報の書込みに要する期間中、書込み
   信号が供給されることを許容する手段と、 情報の書込みに要する期間の終りを決める手段
   と、 外部からの介在なしに書込み相に進み、そして
   解放されるようにする手段と、 前記書込み可能な不揮発性メモリに書き込むべ
   き情報およびそれに関連するアドレスを安定に保
   持する手段、書込み信号を許容する手段ならびに
   情報の書込みに要する期間の終りを決める手段
   は、処理制御手段により前記少なくとも一部は書
   込み可能な不揮発性メモリに記憶された少なくと
   も１個の命令の実行後に制御される書込みオート
   マトンであることと、 からなる単一の半導体チツプ上に形成されたマイ
   クロプロセツサ。 ８ 書込み相に進ませる手段は、前記処理制御手
   段により作動されて、書き込むべき情報およびそ
   れに関連するアドレスを安定に保持する経過時間
   を計数する手段、および前記書込みオートマトン
   により作動されて、期間の経過を一定値と比較し
   て、書込み信号が経過時間中前記書込み可能な不
   揮発性メモリに転送されるようにする手段からな
   る特許請求の範囲第７項に記載の単一の半導体チ
   ツプ上に形成されたマイクロプロセツサ。 ９ 書込み相から解放されるようにする手段は、
   情報の書込みに要する期間の終りを決める書込み
   オートマトンの前記手段によつて計数の完了が検
   出されて、情報書込みサイクルが完了する時に、
   解放信号を前記処理制御手段へ転送する手段であ
   る特許請求の範囲第８項に記載の単一の半導体チ
   ツプ上に形成されたマイクロプロセツサ。 １０ 前記書込み可能な不揮発性メモリは、プロ
   グラムできる読出し専用メモリである特許請求の
   範囲第７項に記載の単一の半導体チツプ上に形成
   されたマイクロプロセツサ。 １１ 前記少なくとも一部は書込み可能な不揮発
   性メモリは、読出し専用メモリを含む特許請求の
   範囲第７項に記載の単一の半導体チツプ上に形成
   されたマイクロプロセツサ。 １２ マイクロプロセツサは携帯可能な担体に内
   蔵されている特許請求の範囲第７項に記載の単一
   の半導体チツプ上に形成されたマイクロプロセツ
   サ。