JPH06223206A - マイクロプロセッサ - Google Patents

マイクロプロセッサ

Info

Publication number
JPH06223206A
JPH06223206A JP3273406A JP27340691A JPH06223206A JP H06223206 A JPH06223206 A JP H06223206A JP 3273406 A JP3273406 A JP 3273406A JP 27340691 A JP27340691 A JP 27340691A JP H06223206 A JPH06223206 A JP H06223206A
Authority
JP
Japan
Prior art keywords
information
memory
register
microprocessor
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3273406A
Other languages
English (en)
Inventor
Michel Ugon
ミツシエル・ウゴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull CP8 SA
Original Assignee
Bull CP8 SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull CP8 SA filed Critical Bull CP8 SA
Publication of JPH06223206A publication Critical patent/JPH06223206A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Microcomputers (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 自動プログラミング（automatic programmin
g）によって提起される問題に対し容易な解決を与え
る、新規な構成のマイクロプロセッサに関する。 【構成】 単一の半導体チップ上に形成されたマイクロ
プロセッサであって、書込み可能な不揮発性メモリと読
出し専用の不揮発性メモリを含む記憶装置１０１による
記憶手段と、前記記憶手段に含まれている情報を処理す
るための処理制御装置１０４による処理制御手段と、前
記処理制御手段によって制御されて、情報を前記書込み
可能な不揮発性メモリに書き込むことを可能にするため
の手段と、書込み相において経過するべき時間を記憶す
るための手段とを具備する。

Description

【発明の詳細な説明】
【０００１】本発明は、自動プログラミング（automati
c programming ）によって提起される問題に対し容易な
解決を与える、新規な構成のマイクロプロセッサに関す
る。
【０００２】自動プログラミングとは、１つのプログラ
ムが他のプログラムを変更もしくは修正する全ての可能
な方法を意味する。例えば或るプログラムＰ1 がＰ1 ＝
（ｆ1 、ｆ2 、……ｆi ……、ｆj)のように関数ｆi の
集合にリンクしているとすると、ｆi がサブプログラム
ｆj を変更ないし修正できるサブプログラムである場合
に自動プログラミングが達成される。このようにしてプ
ログラムＰ1 は、Ｐ2＝（ｆ1 、ｆ2 、……ｆi ……、
ｇj ）のようなプログラムＰ2 に変換される。この特性
を段階的に拡張して、プログラム全体を計画されたショ
ブではあるが、初期の関数によって定義されたジョブと
は完全に異なったジョブを実行するように変更すること
が可能である。このようにして、プログラムＰ1 はそれ
自身の過去の履歴の関数として、時間的に展開もしくは
発展する。
【０００３】自動プログラミングは、プログラム自体が
行なう全ての可能な変更を前以て予測もしくは予知する
必要があるところから、極めて複雑な問題を提起する。
もっとも、多くの用途においては、事象(event）の関数
としてのプログラムにおける可能な変更は完全に予測し
得るものである。
【０００４】大きなプロセッサを用いている大規模デー
タ処理組織においては、自動プログラミングを可能にす
るためには、元のプログラムの時間的展開と歩調を合わ
せて拡大することができる記憶スペースもしくはメモリ
空間の使用が可能でなければならないであろう。マイク
ロプロセッサの或る種の用途において、メモリの大きさ
が小さい場合には、元のプログラムが展開される場合に
初期のメモリ空間もしくは記憶場所より大きなメモリ空
間をとらないようにすることが望ましい。これを達成す
る１つの方法として、元のプログラムの特定のアドレス
における命令またはデータの内容に変更を行なうことが
考えられるが、このような変更により、例えば元のプロ
グラムにおける特定の命令の演算コードのためのゾーン
の内容を変えることができる。例えば、アドレス10AHに
加算演算コードを含む命令を有している元のプログラム
Ｐ1 の当該演算コードを、元のプログラムの大きさを変
更することなく、減算演算コードに変更することができ
よう。同様にして、事象の関数として新しい値を許容す
るために、即値オペランドを変更することができよう。
なおこの点と関連して、命令のオペランド・フィールド
の内容がアドレスではなく、データ項目に関する場合に
は、即値オペランドを格納しているものであることを想
起されたい。この演算数もしくはオペランドは即値命令
内に設けることができるし、あるいはまたプログラムの
「永久」入力データの１部としてもよい。結局のとこ
ろ、プログラムによって行なわれるアクションは、即値
オペランドに対してなされる変更もしくは修正に依存し
て異なってくる。
【０００５】自動プログラミングの技法は、携帯可能な
担体を用いて紙幣や硬貨のような現金の使用を不用とす
るようなシステム、ファイルに保持された情報の完全性
および秘密性が確保されねばならないシステム、プログ
ラム可能なマシン、特にコンピュータや小型ではあるが
高性能の計算器について、外部事象によってプログラム
が破壊され得ないようにするが、しかし特定の機能は実
行できるようにすることの必要なデータ処理システム、
アクセスの認可や制御が必要とされるシステムにおい
て、極めて広汎な用途を有している。特に銀行業務に用
いられる場合には、或る口座に関して行なわれる取引を
連続的に記憶し、記憶された口座のデータに対する不正
なアクセスを禁止する自動保護を与え、許可されていな
いユーザーには利用できないデータ項目とコードとを比
較することによって、上記データが格納されているメモ
リ・デバイスへのアクセスを制御し、そして使用期間中
に生じた事象の履歴の関数としてメモリ・デバイスの動
作の仕方をその外部環境に関連して変更する必要があ
る。
【０００６】本発明は、小型のプログラム可能なコンピ
ュータに記録されるべきプログラムを記憶させることに
ついての困難な問題に対して１つの解決策を与えるもの
である。
【０００７】実際問題として、ユーザーによってプログ
ラムすることのできる小型のコンピュータは既に知られ
ているものであるけれども、この種のコンピュータにと
っての重大な欠点は、電源がないときには、記録された
プログラムを保持することができないということであ
る。このことのために、この種のコンピュータは、その
使用がされるときに、記憶されているデータの読出しの
みが可能とされる磁気カードまたはヒューズ溶断形メモ
リ(fused memory)のような記録媒体に結合させることが
必要となる。現在の技術においては、この種のメモリは
ＲＯＭという名で知られているが、これは“read only
memory”（読出し専用メモリ）の略称であり、また、電
力消費の低いＣＭＯＳメモリであるが、これは“comple
mentary metal oxide semiconductor ”（相補型金属・
酸化物・半導体）の略称である。このような記録媒体は
かさばっていて実用的でなく、しかも比較的高価であ
る。この発明は、このような問題をも解決するものであ
る。小型コンピュータの基本的な機能（演算機能および
通常の計算機能）に関するプログラムの第１の部分は永
久的に記録され、プログラムの第２の部分は、ユーザー
によって小型計算機のキーボードからインプットされる
機能の自動プログラミングを処理するようにされる。最
後にメモリの第３の部分には、ユーザーの必要に応じて
当該ユーザーが入力し、また、時間の経過とともに展開
される諸種のプログラムが格納されている。
【０００８】上に述べた用途例についての説明から分か
るように、そこで用いるメモリ装置は非常に小さな物理
的寸法を有すると共に、永久的に記録されるデータを保
持するためのメモリ・デバイスを備える必要があるとい
うことができる。ＬＳＩ（large scale integration ；
大規模集積回路の略称）の技術によって製作されている
現在のマイクロプロセッサは、上記のような用途で必要
とされる小型であるという第１の基準を充たすことはで
きる。しかしながら、このモノリシック構造は、算術お
よび論理演算機能を実行できる計算デバイスや制御デバ
イスだけを有するものであって、メモリ・デバイスは備
えていない。従って、一般にはメモリ・デバイスは、マ
イクロプロセッサに対し外部接続されるようにされた他
のモノリシック構造から形成されている。このようなマ
イクロプロセッサの実際例としては、パリ 75015のルク
ールベ街313 所在のシベックス社(SYBEX) により発行さ
れているロッドネー・ザックス（RODNAY ZAKS)およびピ
エール・ル・ボー（PIERRELE BEUX）著の“Les micropr
ocesseurs, Techniques et applications" （マイクロ
コンピュータ、技術と応用）に記載のものがある。従っ
て、自動プログラミングが実行されるメモリ・デバイス
を得るために慣用の手段を用いる場合には、算術論理演
算装置および制御装置が形成されている１つの半導体チ
ップと、メモリ・テバイスが形成されている他の半導体
チップとを少くとも使用する必要がある。そしてこれ等
２つのチップは接続手段によって結合される訳である
が、この接続手段の寸法は２つのチップの寸法と比較し
てかなり大きなもので、決して無視し得る程の寸法では
なく、従ってこれ等両チップを接続して用いるとすれ
ば、上に述べたような小型という要件が満たされなくな
る。
【０００９】現在一般に用いられている慣用のメモリ
は、１つまたは２つ以上のプログラムならびにデータを
格納するようにされている。これ等プログラムおよびデ
ータへのアクセスはメモリ内の命令またはデータ項目を
探索するのに用いられるアドレス・レジスタおよび該ア
ドレス・レジスタによって指示されるアドレスでメモリ
から読み出される命令またはデータ項目をロードされる
出力レジスタを用いて行なわれている。前に述べたよう
な用途においては、メモリ・デバイスから電圧を取り去
った場合でも、記録された情報を保持できることが重要
である。また既に記憶されている情報（命令およびデー
タ）を変更する必要性があるために、必然的に不揮発性
の書込み可能なメモリの使用に頼らざるを得ない。実際
上ＲＯＭ型の永久的な書込み不可能で消去不可能なメモ
リに記録されたプログラムは、このメモリ自体の性質か
ら変更することは不可能である。他方、ＰＲＯＭ（prog
ram-mable read only memory；プログラムできる読出し
専用メモリの略称）型の書込み可能なメモリは、上に述
べたような種々な用途に容易に適用できる。と言うのは
このメモリは不揮発性であって、しかもその内容を任意
に変更できるからである。なおＰＲＯＭメモリは、ユー
ザーによって直接プログラムすることができるＲＯＭメ
モリである点に注意されたい。メモリ内の各セルにはヒ
ューズが設けられていて、プログラミングはメモリ内の
ヒューズを吹き飛ばすことにより実行される。ＭＯＳに
よって製作されるＥＰＲＯＭ型のプログラム変更可能な
メモリも使用することができる。しかしながらＰＲＯＭ
およびＥＰＲＯＭメモリには、上に述べたような用途に
関して、２種類の限界がある。
【００１０】上に述べたような２つの型のメモリと慣用
のマイクロプロセッサとを組み合せた場合には、マイク
ロプロセッサの外部からだけしか得られない書込み電圧
をメモリの１つに供給する時にマイクロプロセッサのあ
らゆる部分を無入力状態にする必要があり、従ってこの
場合にはこの期間中プログラムを実行することはできな
い。更にまたこのメモリについてマイクロプロセッサに
より自動プログラミングを達成することが不可能とな
る。と言うのは、該メモリをアドレッシングする働きを
なす順序カウンタ（ordinal counter)が、内容を変更す
べき該メモリ内のアドレスＡi の位置を示すとともに、
アドレスＡi に位置するするメモリ・ゾーンでの書込み
シーケンスを実行するために、同一メモリ内の他のアド
レスＡj の位置を同時に示すことができないからであ
る。よってこの発明の目的は、所与の状況に面して種々
な先行状態に基ずいて構築することにより、機能の展開
もしくは発展を可能にして、それにより持久的な自動プ
ログラミングを可能にする新規なモノシリック構造のマ
イクロプロセッサを提供することにある。
【００１１】本発明によるマイクロプロセッサはワード
（語）ベースで電気的に書き込むことができる永久メモ
リ手段と、該メモリ手段に同時に二重アクセスすること
をも可能にし、かつマイクロプロセッサの通常動作に干
渉しない書込み電圧供給手段を備えている手段と、メモ
リ手段にデータを書き込んだり、メモリ手段からデータ
を読み取ったりするための手段を備えている。また、自
動プログラミングはもちろん外部からの介在なしに行な
われ、以下の説明から明瞭となる。
【００１２】次に添付図面を参照して、本発明の実施例
に関し詳細に説明する。これから本発明の深い理解が得
られよう。
【００１３】第１図を参照するに、本発明に係るマイク
ロプロセッサは単一の半導体チップ100 上に形成され、
そのＰＲＯＭまたはＥＰＲＯＭメモリ101 はレジスタＡ
1 102 およびＡ2 103 によりアドレッシング（addressi
ng；アドレス指定）される。メモリ101 は特定の容量を
有する必要はなく、例えば 1バイトが 8ビットの大きさ
であるとした場合に、 4キロバイトの容量のものを使用
することが可能である。この実施例において、レジスタ
Ａ1 およびＡ2 は少なくとも12ビットを保持できる必要
がある。なおここで、術語「ビット」とは２進法のディ
ジットを言うものであって、データ処理装置もしくはデ
ータ・プロセッサにおいて、２進法の「１」または
「０」ディジットまたはこのようなディジットを用いた
任意の数値表現を表わすのに用いられる。レジスタＡ1
102 はメモリ101 におけるアドレスの一時記憶用レジス
タとしても、あるいはまた順序カウンタとしても用いら
れ得る。後者の場合には、該レジスタＡ1 はメモリ101
内のアドレスを増大させる目的で用いられる。レジスタ
Ａ2 103 もまたアドレス・レジスタとしても用いられ、
常に変更すべき内容のアドレスを格納している。レジス
タＡ1 およびＡ2 の機能にはもちろん互換性がある。
【００１４】レジスタＩＲ105 およびＤ106 はデータ・
レジスタであって、そのビット幅は企図せる用途を基に
して定められるメモリ101 のワード（語）の大きさに依
存して、例えば 4、 8、16ビット等とすることができ
る。レジスタＩＲ105 およびＤ106 はそれぞれアドレス
・レジスタＡ1 102 およびＡ2 103 に関連して設けられ
る。レジスタＡ1 によってアドレシングされ、メモリ10
1 から読み出されるべき情報またはデータ項目はメモリ
101 からレジスタＩＲ105 に転送され、そして同様にし
てレジスタＩＲ105 に格納されている内容を有する書込
み情報もしくはデータ項目は、レジスタＡ1 102 により
指定されるメモリ内のアドレスに書き込まれる。同じよ
うなツー・ウェイの関係がレジスタＡ2 およびＤ間に存
在する。
【００１５】第１図において、レジスタＡ1 の出力端2
は母線Ａ1 によってメモリ101 の入力端1 に接続され、
レジスタＡ2 の出力端2 は母線Ａ2 によりメモリ101 の
入力端2 に接続されている。メモリ101 から読み取られ
たり、あるいは該メモリ101に書き込まれるデータは、
メモリ101 の入出力端3 をレジスタＩＲ105 の入出力端
1 に接続する母線Ｄ1 か、あるいはメモリ101 の入出力
端4 をレジスタＤ106の入出力端1 に接続する母線Ｄ2
に沿って転送される。２つのレジスタＩＲおよびＤの入
出力端2 は母線Ｄに接続されるが、母線ＤはレジスタＡ
1 およびＡ2 双方の入力端1 にも接続されている。
【００１６】処理制御装置104 は母線Ｄにおけるデータ
交換の同期およびメモリ101 のアドレッシングを司り、
その出力2 および3 は、それぞれレジスタＡ1 、Ａ2 お
よびＩＲ、Ｄからのデータの読取りおよび該レジスタへ
のデータの書込みを制御する。４つのレジスタの各々の
入力3 は処理制御装置104 によって別々に作用される。
入力端1 を介して、処理制御装置104 は、マイクロプロ
セッサを外部装置に接続するデータ入出力母線I/O と交
信する。その入出力端4 は、母線Ｄと交信して、上に述
べた４つのレジスタのうちの任意のレジスタにデータま
たは情報を転送したり、あるいは２つのレジスタＩＲお
よびＤのいずれからもデータを受信することができる。
データがメモリ101 に書き込まれつつある時には、マイ
クロプロセッサの外部の装置によってプログラミング電
圧Ｖp が供給される。
【００１７】マイクロプロセッサが動作する仕方は次の
とおりである。処理用プログラムはメモリ101 に格納さ
れている。このプログラム内の変更すべきデータ項目ま
たは命令は、１対のレジスタＡ1 およびＩＲによって処
理されつつあるプログラムの制御下で、レジスタＤに送
られる。そして関連のアドレスはレジスタＡ2 に供給さ
れる。そこでプログラムは分岐して、レジスタＡ1 にお
いて見つけられた適切なアドレスでの書込みシーケンス
に進み、そして満足すべき条件下で書込みが行なわれた
ことのチェックを行なう。ＰＲＯＭおよびＥＰＲＯＭ型
のメモリへの書込みには或る程度の時間を要するので、
全書込みサイクル中メモリの入力部に書き込まれるデー
タ項目およびアドレスを安定な状態で保持しておく必要
がある。従って上に述べたレジスタは少なくとも全書込
みサイクル中、記憶場所に格納しているデータを保持で
きることが必要とされる。そしてこれは上記レジスタが
接続されている母線に一時的に現われる情報を保持する
働きをなすラッチ回路を用いて達成することができる。
一般に、母線に供給されるデータは直ちに変更されるか
らである。
【００１８】第２図は第１図に示したマイクロプロセッ
サの変型実施例を示す。
【００１９】第１図の実施例に関して、次のような２つ
のコメントをしておく必要があろう。
【００２０】(1) メモリへのアクセス回路は必然的に複
雑となる。と言うのは、同一のセルが同時に２つの別々
のアクセスを受けることができるからである。
【００２１】(2) この実施例では、プログラムを自己破
壊性とすることができる。というのは、任意時点におい
て、アドレスＡ1 をアドレスＡ2 に等しくすることがで
きるからであり、そしてこの性質を或る種の情報を保護
することが要求される事例もしくは用途において利用で
きる。
【００２２】この点で第２図の実施例はかなり単純化さ
れている。第２図において、ＰＲＯＭまたはＥＰＲＯＭ
メモリ101 は２つのメモリＭ1 およびＭ2 に分割されて
いて、メモリＭ1 はレジスタＡ1 102 によりアドレッシ
ングされ、メモリＭ2 はレジスタＡ2 103 によりアドレ
ッシングされる。このようにメモリ101 を２つのメモリ
に分割することが第２図に示した実施例に特有の特徴で
ある。他のアイテムは第１図に示したものと変わりはな
い。各メモリ・ブロックＭ1 およびＭ2 をプログラミン
グするための電圧は互いに独立した電圧であり、従って
１つのメモリ・ブロックは他のメモリ・ブロック内にあ
るプログラムによってプログラミングすることができ
る。この構成によれば次の利点が得られる。
【００２３】多くの用途において、プログラムを次のよ
うに構成することが可能である。即ちメモリ・ブロック
Ｍ1 が全ての非展開プログラムまたはプログラム部分を
格納し、そしてメモリ・ブロックＭ2 が展開もしくは発
展プログラムまたはプログラム部分を格納するように構
成することが可能である。この種の用途においては、メ
モリＭ1 は読出し専用メモリの形態で製作することがで
き、それにより製作費用ならびにこのメモリの占有スペ
ースを減少することができる。この場合には書込み電圧
Ｖp1は必要とされない。他方、第２のメモリ・ブロック
は必然的にＰＲＯＭまたはＥＰＲＯＭメモリの形態にな
らなければならない。この場合１つのメモリをアドレッ
シングするレジスタは他のメモリの要素をアドレッシン
グできないので、アドレッシングの問題は容易に解決さ
れることが理解されるであろう。
【００２４】第３図は本発明による自動プログラミング
用マイクロプロセッサのより詳細な実施例を示す。マイ
クロプロセッサを構成する全ての単位もしくはユニット
は母線Ｄを中心に示されている。先に述べたように、メ
モリ101 は２つのブロックＭ1 およびＭ2 に分割され、
Ｍ1 はプログラムの非展開部分を格納し、Ｍ2 は展開プ
ログラム部分を格納している。ブロックＭ1 は慣用のマ
イクロプロセッサで用いられている順序カウンタの機能
を果すアドレス・レジスタＡ1 102 によりアドレッシン
グされる。アドレス・レジスタ102 には、ＩＲデータ・
レジスタ105 が関連して設けられている。メモリ・ブロ
ックＭ2 はアドレス・レジスタＡ2 103によりアドレッ
シングされ、そしてそれに関連してデータ・レジスタＤ
106 が設けられれている。先に述べた実施例の場合と同
様に、メモリ・ブロックＭ1 およびＭ2 は、ＲＯＭ、Ｐ
ＲＯＭまたはＥＰＲＯＭ型の不揮発性のセルから構成さ
れている。プログラミング電圧ＰＧはフリップ・フロッ
プＰ113 から得られる。第３図に示す他のアイテムは、
慣用構造のマイクロプロセッサから転用したものであ
る。
【００２５】ＰＳＷ（program status word ；プログラ
ム状態語の略称）レジスタ112 は、１つのプログラムを
実行するのに要求される全ての情報を格納する特定化さ
れたレジスタである。ＰＳＷワードを格納することによ
って、マイクロプロセッサの或る種の動作状態を保存す
ることが可能となり、それによってＰＳＷワード内の特
権ビット位置により、マイクロプロセッサのユーザーが
マイクロプロセッサ内部の或る種のプログラム情報にア
クセスすることは禁止される。また通例の仕方でマイク
ロプロセッサは算術論理演算装置107 を有しており、そ
の入力端1 および2 は累算レジスタ108 および一時記憶
レジスタ109 に接続されている。これ等２つのレジスタ
の入力端もデータ母線Ｄならびに算術論理演算装置107
の出力端3 に接続されている。
【００２６】マイクロプロセッサは、また、母線Ｄに接
続された入力を有するアドレス・レジスタ110 によって
アドレッシングされるワーキング・レジスタＲ0 ないし
Ｒ7のレジスタ・スタック111 を有している。この構成
によれば、メモリ101 のブロックＭ1 およびＭ2 で実行
されるプログラムでメモリＭ2 に格納されている情報の
内容が変更される。正確に述べると、累算レジスタもし
くはアキュムレータ内にある演算結果を用いてアドレス
2F0H（即ちメモリ内の 752番目のワード）における記憶
内容を変更したい場合には、前以てワーキング・レジス
タＲ0 およびＲ1 にアドレス2F0Hを格納することができ
るようにプログラムを組むことができる。このために、
自動プログラミングはメモリＭ1 に記憶されている「Ｐ
ＲＯＧ」と称するサブプログラムによって実行される。
このプログラムはメモリへの書込みに要求される全ての
機能を実行する必要があり、そして特に用いられている
テクノロジーと両立し得るシーケンスを用いる必要があ
る。
【００２７】プログラマブル・メモリ（プログラミング
可能なメモリ）がＦＡＭＯＳ技法で製作されていると仮
定した場合の時間信号ダイヤグラムが、第４図に示され
ている。即ち、第４図にはクロック信号の波形、データ
項目がレジスタＤ 106に保持される時間、およびフリッ
プ・フロップＰ 113によって転送される書込み信号（プ
ログラミング電圧）ＰＧが存在する時間が示されてい
る。レジスタＤ106 およびＡ2 103 内のデータ項目およ
びアドレスはマイクロプロセッサ・サイクル時間と比較
して非常に長い期間中、これらレジスタ内に維持されな
ければならないことが理解されるであろう。実際マイク
ロプロセッサ・サイクル時間が 5μs とすると、アドレ
スおよびデータ項目は書込み相の全期間、即ち50ms中安
定な状態に留める必要がある。
【００２８】プログラムＰＲＯＧの動作相は第５図に示
されている。ステップ500 においては、アキュムレータ
108 の内容がＤレジスタ106 に転送される。その結果と
して変更すべきデータもしくは情報項目がＤレジスタに
供給される。ステップ501 ではレジスタＲ0 およびＲ1
の内容がアドレス・レジスタＡ2 103 に転送され、その
結果として変更すべきデータもしくは情報項目のアドレ
スがレジスタＡ2 103に導入される。ステップ502 では
フリップ・フロップＰ 113が信号ＰＧを発生してデータ
項目をメモリＭ2 に書き込ませる。ステップ503 ではデ
ータもしくは情報をメモリＭ2 に書き込むのに必要とさ
れ時間をチェックするための計数がトリガされる。そし
てこのチェックは、ステップ504 で行なわれる。なおこ
の例においては、この時間は50msであると仮定してい
る。この期間の終りにステップ505で書込みが完了し、
続いてステップ506 ではサブプログラムＰＲＯＧを要求
したプログラムへ戻される。このリターンにおいて必要
な情報はスタック・レジスタにおいて見出される。サブ
プログラムＰＲＯＧの実行を可能にするマイクロ命令の
リストを掲げれば次のとおりである。
【００２９】 ラベル マイクロ命令 注 釈 PROG MOVD,A アキュムレータの内容をＤレジスタにロードする。
【００３０】 MOVA,R0 レジスタＲ0 の内容をアキュムレータにロードする。
【００３１】 MOVA2H,A アキュムレータの内容をレジスタＡ2 の上位部にロー ドする。
【００３２】 MOVA,R1 レジスタＲ1 の内容をアキュムレータにロードする。
【００３３】 MOVA2L,A アキュムレータの内容をレジスタＡ2 の下位部にロー ドする。
【００３４】 MOVA,#FFH 16進数“FF”でアキュムレータをロードする。
【００３５】 MOVR1,A アキュムレータの内容をレジスタＲ1 にロードする。
【００３６】 MOVA,#28H 16進数の“28”でアキュムレータをロードする。
【００３７】 MOVR2,A アキュムレータの内容をレジスタＲ2 にロードする。
【００３８】 MOVA,#1H 16進数の“１”でアキュムレータをロードする。
【００３９】 OUTP,A アキュムレータの内容をフリップフロップＰに置く。
【００４０】 COMT DJNZR1,"COMT" レジスタＲ1 の内容を−１し、零でないという条件が 立てば、COMTへ戻る。
【００４１】 DJNZR2,"COMT" レジスタＲ2 の内容を−１し、零でないという条件が 立てば、COMTへ戻る。
【００４２】 CLRA アキュムレータをクリアする。
【００４３】 OUTP,A アキュムレータの内容をフリップフロップＰに置く。
【００４４】 RET 制御が主プログラムに戻される。
【００４５】命令DJNZR のループは16進計算でFF×28回
だけ繰り返される。すなわち、10進数で10200 回だけ実
行される。
【００４６】主プログラムの実行の結果として、サブプ
ログラムＰＲＯＧを呼び出すのに必要なパラメータをロ
ードするから、そのマイクロ命令のリストは次のように
なる。
【００４７】 MOVA,#02H 16進数の“02”でアキュムレータをロードする。
【００４８】 MOVR0,A アキュムレータの内容をレジスタＲ0 にロードする。
【００４９】 MOVA,#FOH 16進数の“F0”でアキュムレータをロードする。
【００５０】 MOVR1,A アキュムレータの内容をレジスタＲ1 にロードする。
【００５１】 MOVA,#data アキュムレータをデータでロードする。
【００５２】 CALLPROG サブプログラムＰＲＯＧを呼び出す。
【００５３】上の説明から明らかなように、レジスタＡ
2 およびＤは全書込み相（信号ＰＧ）中ロックされた状
態に留まり、そして母線は書込みサブプログラムＰＲＯ
Ｇの実行に必要とされる命令の転送に用いられる。
【００５４】本発明の他の実施例においては、書込みサ
ブプログラムＰＲＯＧの代りに全くの論理回路を用いた
書込みオートマトンを使用することができる。第６図に
示した実施例は不揮発性自動プログラミングが可能であ
る構造を有するマイクロプロセッサであるが、書込みプ
ログラムＰＲＯＧの代りに書込みオートマトン114 を用
いている。先に述べたマイクロプロセッサにおいては、
対形態で相関された４つのレジスタによるＰＲＯＭまた
はＥＰＲＯＭメモリへの同時的二重アクセスを用い、か
つ関連のプログラムＰＲＯＧを用いて不揮発性自動プロ
グラミングの機能を実行した。この機能はまた単一のア
ドレス・レジスタ102′、単一のデータ・レジスタ105′
および書込みオートマトン114 を用いて、自動プログラ
ミングが可能である不揮発性メモリに対して単一アクセ
スで実行することができる。書込みオートマトン114 は
母線Ｄに接続されており、この母線Ｄは先に述べた実施
例の場合と同様に、処理制御装置104 をアドレス・レジ
スタＡ102′およびデータ・レジスタＩＲ105′に接続し
ている。書込みオートマトン114 は、メモリ101におけ
る書込みを制御するための信号ＰＧを発生することによ
って、レジスタＡ102′およびレジスタＩＲ105′がロッ
ク、即ち鎖錠されるようにする。
【００５５】このオートマトンは処理制御装置104 によ
って発生される書込み命令Ｗによって作動される。ＰＲ
ＯＭまたはＥＰＲＯＭメモリ101 における書込みサイク
ルが完了すると、オートマトンは解放信号Ａcqを処理制
御装置104 に転送し、該処理制御装置は書込みサイクル
の間は中断されていた現在のプログラムを取り戻す。こ
のようにしてオートマトンはマイクロプロセッサの通常
の動作に干渉しないような仕方で、書込み電圧（信号Ｐ
Ｇ）を供給することができる。
【００５６】データ・レジスタＩＲ105′は両方向性で
ある。即ち、該レジスタはＰＲＯＭメモリから読み出さ
れたデータならびに該ＰＲＯＭメモリに書き込まれるデ
ータを格納できねばならない。レジスタＡ102′は、書
込みオートマトン114 と処理制御装置104 との間で、母
線Ｄに対して多重化される。処理相においては、レジス
タＡは処理装置104 内の順序カウンタによってロードさ
れ、レジスタＩＲはＰＲＯＭメモリ101 から命令および
データを読み出すレジスタとして用いられる。
【００５７】自動プログラミング相においては、制御は
マイクロコードＷを発生することによって、処理制御装
置から書込みオートマトンに引き渡される。オートマト
ンは用いられているＰＲＯＭメモリと両立し得る所要の
書込みシーケンスを発生する。変更すべきデータもしく
は命令はレジスタＩＲ105′によって送り込まれる。書
込みシーケンスの終りには、制御は処理制御装置104 に
戻され、該処理制御装置はこのようにして変更されたプ
ログラムを再び通常どおり実行する。レジスタＡの内容
はそこで書込みオートマトンかまたは処理制御装置によ
ってリセットされる。
【００５８】第７図は書込みオートマトンの１具体例を
示す。この図において、書込みマイクロコードＷを表わ
す信号はデコーダ701 の入力1 に取り込まれる。該デコ
ーダ701 はその出力2 から計数器702 の入力14に可能化
信号ＶＡＬを供給し、それにより該計数器702 はその入
力15に供給されるマイクロプロセッサ・サイクル信号Ｈ
を段階的に計数する。第４図の実施例の場合と同様にマ
イクロプロセッサ・サイクル時間が 5μs で書込みサイ
クル時間が50msであると、計数器は50msの間マイクロプ
ロセッサ・サイクルを計数するために、言い換えるなら
ば 10000のマイクロプロセッサ・サイクルを計数するた
めに14個のフリップ・フロップを有する必要がある。計
数器702 に関連してデコーダ703 が設けられており、該
デコーダ703 の出力14はフリップ・フロップ704 のＫ入
力端に 10000サイクルの計数が完了したことを表わす信
号を供給する。フリップ・フロップ704 のＱ出力端は書
込み制御信号ＰＧを発生する。このフリップ・フロップ
は信号ＶＡＬが存在する時には「２進１」状態にセット
され、そして 10000の計数容量に達した時には「２進
０」にリセットされる。サイクル解放信号はフリップ・
フロップ704 のＱ出力端に接続された入力端を有する反
転増幅器705 によって発生される。
【図面の簡単な説明】
【図１】本発明による自動プログラミングされるマイク
ロプロセッサの１実施例を示す。
【図２】本発明によるマイクロプロセッサの他の実施例
を示す。
【図３】本発明によるマイクロプロセッサの別のより詳
細な実施例を示す。
【図４】書込みシーケンスで生ずる種々な信号の状態を
示す時間ダイヤグラムを示す。
【図５】書込みサブプログラムＰＲＯＧによって実行さ
れる処理ステップの簡単なフローチャートを示す。
【図６】本発明のマイクロプロセッサの更に別の実施例
を示す。
【図７】書込みオートマトンの１具体例を示す。
【符号の説明】
101 メモリ 102 レジスタＡ1 103 レジスタＡ2 104 処理制御装置 105 レジスタＩＲ 106 レジスタＤ 107 算術論理演算装置 108 累算レジスタ 109 一時記憶レジスタ 110 アドレス・レジスタ 111 レジスタ・スタック 114 書込みオートマトン 701、 703 デコーダ 702 計数器

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 単一の半導体チップ上に形成されたマイ
    クロプロセッサであって、 書込み可能な不揮発性メモリと読出し専用の不揮発性メ
    モリを含む記憶手段と、 前記記憶手段に含まれている情報を処理するための処理
    制御手段と、 前記処理制御手段によって制御されて、情報を前記書込
    み可能な不揮発性メモリに書き込むことを可能にするた
    めの手段と、 書込み相において経過するべき時間を記憶するための手
    段と、 を具備するマイクロプロセッサ。
  2. 【請求項２】 前記経過するべき時間を記憶するための
    手段は揮発性のＲＡＭである請求項１のマイクロプロセ
    ッサ。
  3. 【請求項３】 情報を前記書込み可能な不揮発性メモリ
    に書き込むことを可能にするための前記手段は、更に、
    情報を前記書込み可能な不揮発性メモリに書き込むこと
    を可能にするべく前記記憶手段に格納されている命令シ
    ーケンスの形式での情報を格納するための第１の情報レ
    ジスタと、前記書込み可能な不揮発性メモリに書き込む
    情報を格納するための第２の情報レジスタとを具備する
    請求項２のマイクロプロセッサ。
  4. 【請求項４】 情報を前記書込み可能な不揮発性メモリ
    に書き込むことを可能にするための前記手段は、更に、
    前記命令シーケンスによる使用のための第１のアドレス
    ・レジスタと、前記書込み可能な不揮発性メモリに書き
    込む前記情報の位置をアドレス指定するための第２のア
    ドレス・レジスタとを具備する請求項３のマイクロプロ
    セッサ。
  5. 【請求項５】 情報を前記書込み可能な不揮発性メモリ
    に書き込むことを可能にするための前記手段は、更に、
    情報を前記書込み可能な不揮発性メモリに書き込むのに
    必要とされる電圧を前記情報の書き込みに必要とされる
    全時間に亘って印加するための手段を具備する請求項４
    のマイクロプロセッサ。
  6. 【請求項６】 情報を前記書込み可能な不揮発性メモリ
    に書き込むことを可能するための前記手段は、前記処理
    制御手段によって制御され、情報を前記書込み可能な不
    揮発性メモリに書き込むのに必要とされる電圧を前記情
    報の書込みに必要とされる全時間に亘って印加するため
    の書込みオートマトンを具備する請求項１のマイクロプ
    ロセッサ。
  7. 【請求項７】 情報を前記書込み可能な不揮発性メモリ
    に書き込むことを可能にするための前記手段は、更に、
    前記書込み可能な不揮発性メモリに書き込む情報の位置
    をアドレス指定するための第１のアドレス・レジスタ
    と、前記書込み可能な不揮発性メモリに書き込む情報を
    格納するための第１の情報レジスタとを具備する請求項
    ６のマイクロプロセッサ。
  8. 【請求項８】 マイクロプロセッサは携帯可能な担体に
    内蔵されている請求項５または７のマイクロプロセッ
    サ。
JP3273406A 1978-04-25 1991-09-25 マイクロプロセッサ Pending JPH06223206A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7812119 1978-04-25
FR7812119A FR2461301A1 (fr) 1978-04-25 1978-04-25 Microprocesseur autoprogrammable

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62293061A Division JPS63145531A (ja) 1978-04-25 1987-11-19 マイクロプロセッサ

Publications (1)

Publication Number Publication Date
JPH06223206A true JPH06223206A (ja) 1994-08-12

Family

ID=9207528

Family Applications (4)

Application Number Title Priority Date Filing Date
JP4990879A Granted JPS54154954A (en) 1978-04-25 1979-04-24 Microprocessor
JP62293061A Granted JPS63145531A (ja) 1978-04-25 1987-11-19 マイクロプロセッサ
JP1211232A Pending JPH02132520A (ja) 1978-04-25 1989-08-16 マイクロプロセッサおよびその制御方法
JP3273406A Pending JPH06223206A (ja) 1978-04-25 1991-09-25 マイクロプロセッサ

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP4990879A Granted JPS54154954A (en) 1978-04-25 1979-04-24 Microprocessor
JP62293061A Granted JPS63145531A (ja) 1978-04-25 1987-11-19 マイクロプロセッサ
JP1211232A Pending JPH02132520A (ja) 1978-04-25 1989-08-16 マイクロプロセッサおよびその制御方法

Country Status (6)

Country Link
US (1) US4382279A (ja)
JP (4) JPS54154954A (ja)
DE (2) DE2954731C2 (ja)
FR (1) FR2461301A1 (ja)
GB (1) GB2022884B (ja)
HK (1) HK25687A (ja)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2461301A1 (fr) 1978-04-25 1981-01-30 Cii Honeywell Bull Microprocesseur autoprogrammable
US4794558A (en) * 1979-06-12 1988-12-27 Motorola, Inc. Microprocessor having self-programmed eprom
IT1127981B (it) * 1980-01-25 1986-05-28 Olivetti Ing C Spa Apparecchiatura di deposito e o prelievo di banconote mediante carte di credito
IT1128896B (it) * 1980-07-03 1986-06-04 Olivetti & Co Spa Apparecchiatura di elaborazione dati con memoria permanente programmabile
JPS6057090B2 (ja) * 1980-09-19 1985-12-13 株式会社日立製作所 データ記憶装置およびそれを用いた処理装置
US4580216A (en) * 1981-06-22 1986-04-01 Texas Instruments Incorporated Microcomputer with internal selection of on-chip or off-chip access
JPS58149541A (ja) * 1982-03-01 1983-09-05 Hitachi Ltd デ−タ処理装置
JP2731747B2 (ja) * 1982-04-05 1998-03-25 テキサス インスツルメンツ インコーポレイテツド 電子デジタルプロセッサ装置
US4545038A (en) * 1982-04-05 1985-10-01 Texas Instruments Incorporated Precharged discharge sensing for EPROM
US4578751A (en) * 1982-06-25 1986-03-25 At&T Technologies, Inc. System for simultaneously programming a number of EPROMs
US4591972A (en) * 1982-11-15 1986-05-27 Data General Corp. Data processing system with unique microcode control
US4597058A (en) * 1983-05-09 1986-06-24 Romox, Inc. Cartridge programming system
US4725977A (en) * 1983-06-03 1988-02-16 Cpt, Ltd. Cartridge programming system and method using a central and local program library
JPS60177498A (ja) * 1984-02-23 1985-09-11 Fujitsu Ltd 半導体記憶装置
JPH0738187B2 (ja) * 1984-03-23 1995-04-26 株式会社日立製作所 Ｌｓｉに構成されたマイクロコンピュータ
GB2161300B (en) * 1984-05-17 1988-01-13 Psion Limited Hand-held microprocessor apparatus
JPS6154583A (ja) * 1984-08-24 1986-03-18 Toppan Printing Co Ltd Ｉｃカ−ド
US4650975A (en) * 1984-08-30 1987-03-17 Casio Computer Co., Ltd. IC card and an identification system thereof
US4614861A (en) * 1984-11-15 1986-09-30 Intellicard International, Inc. Unitary, self-contained card verification and validation system and method
DE3584446D1 (de) * 1985-06-18 1991-11-21 Ibm Mikroprozessor.
US4725946A (en) * 1985-06-27 1988-02-16 Honeywell Information Systems Inc. P and V instructions for semaphore architecture in a multiprogramming/multiprocessing environment
JPS6246483A (ja) * 1985-08-22 1987-02-28 Casio Comput Co Ltd Ｉｃカ−ドにおけるデ−タ書込み方式
US4752871A (en) * 1985-09-30 1988-06-21 Motorola, Inc. Single-chip microcomputer having a program register for controlling two EEPROM arrays
JPS6299856A (ja) * 1985-10-25 1987-05-09 Mitsubishi Electric Corp マイクロコンピユ−タ
JP2513462B2 (ja) * 1986-03-26 1996-07-03 株式会社日立製作所 マイクロ・コンピユ−タ
US4742215A (en) * 1986-05-07 1988-05-03 Personal Computer Card Corporation IC card system
US5001665A (en) * 1986-06-26 1991-03-19 Motorola, Inc. Addressing technique for providing read, modify and write operations in a single data processing cycle with serpentine configured RAMs
JPS6332658A (ja) * 1986-07-28 1988-02-12 Casio Comput Co Ltd Ｉｃカ−ドシステム
DE3745144C2 (de) * 1986-12-24 1998-07-30 Mitsubishi Electric Corp IC-Kartensystem
JPS63170736A (ja) * 1987-01-09 1988-07-14 Toshiba Corp マイクロプロセツサ
US5321845A (en) * 1987-09-09 1994-06-14 Hitachi, Ltd. Single-chip microcomputer including non-volatile memory elements
US4975878A (en) * 1988-01-28 1990-12-04 National Semiconductor Programmable memory data protection scheme
US5222226A (en) * 1988-03-18 1993-06-22 Fujitsu Limited Single-chip microprocessor having variable memory address mapping
JPH0814992B2 (ja) * 1988-07-05 1996-02-14 三菱電機株式会社 Ｅｐｒｏｍプログラミング装置
US5029125A (en) * 1989-03-07 1991-07-02 Drexler Technology Corporation Method of reading and writing files on nonerasable storage media
US5440749A (en) * 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture
JPH03144879A (ja) * 1989-10-31 1991-06-20 Mitsubishi Electric Corp 携帯型半導体記憶装置
US6807609B1 (en) 1989-12-04 2004-10-19 Hewlett-Packard Development Company, L.P. Interleaving read and write operations on a bus and minimizing buffering on a memory module in a computer system
JPH03229955A (ja) * 1990-02-01 1991-10-11 Hitachi Ltd マイクロコンピュータ制御装置
US5276839A (en) * 1991-03-07 1994-01-04 United States Of America As Represented By The Secretary Of The Air Force System for programming EEPROM with data loaded in ROM by sending switch signal to isolate EEPROM from host system
DE4122371C5 (de) * 1991-07-05 2007-04-12 Rohde & Schwarz Gmbh & Co. Kg Mikroprozessorgesteuertes elektronisches Meßgerät
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
US5262625A (en) * 1991-11-15 1993-11-16 Ncr Corporation Multiple bar code decoding system and method
US5619668A (en) * 1992-08-10 1997-04-08 Intel Corporation Apparatus for register bypassing in a microprocessor
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
US5578808A (en) * 1993-12-22 1996-11-26 Datamark Services, Inc. Data card that can be used for transactions involving separate card issuers
US5530232A (en) * 1993-12-22 1996-06-25 Datamark Services, Inc. Multi-application data card
US5594493A (en) * 1994-01-19 1997-01-14 Nemirofsky; Frank R. Television signal activated interactive smart card system
US5880769A (en) * 1994-01-19 1999-03-09 Smarttv Co. Interactive smart card system for integrating the provision of remote and local services
FR2725537B1 (fr) 1994-10-11 1996-11-22 Bull Cp8 Procede de chargement d'une zone memoire protegee d'un dispositif de traitement de l'information et dispositif associe
US5786587A (en) * 1995-08-10 1998-07-28 American Bank Note Holographics, Inc. Enhancement of chip card security
US5764943A (en) * 1995-12-28 1998-06-09 Intel Corporation Data path circuitry for processor having multiple instruction pipelines
US6092184A (en) * 1995-12-28 2000-07-18 Intel Corporation Parallel processing of pipelined instructions having register dependencies
US6945457B1 (en) * 1996-05-10 2005-09-20 Transaction Holdings Ltd. L.L.C. Automated transaction machine
TW372297B (en) * 1996-05-10 1999-10-21 David M Barcelou League device and automated transaction machine
DE19650549A1 (de) * 1996-12-05 1998-06-10 Ods Gmbh & Co Kg Verfahren zum gesicherten nachträglichen Programmieren einer Mikroprozessorkarte für eine zusätzliche Anwendung
JPH10177563A (ja) * 1996-12-17 1998-06-30 Mitsubishi Electric Corp フラッシュメモリ内蔵マイクロコンピュータ
FR2760871B1 (fr) 1997-03-13 1999-04-16 Bull Cp8 Procede de stockage et d'exploitation d'une information sensible dans un module de securite, et module de securite associe
JPH10269109A (ja) * 1997-03-21 1998-10-09 Mitsubishi Electric Corp マイクロコンピュータ
US6014745A (en) * 1997-07-17 2000-01-11 Silicon Systems Design Ltd. Protection for customer programs (EPROM)
JP4229482B2 (ja) * 1997-10-24 2009-02-25 株式会社ルネサステクノロジ フラッシュメモリ内蔵マイクロコンピュータ
FR2774793B1 (fr) 1998-02-12 2002-08-30 Bull Cp8 Procede pour produire une image au moyen d'un objet portatif, objet portatif et dispositif pour mettre en oeuvre le procede
US6157979A (en) * 1998-03-14 2000-12-05 Advanced Technology Materials, Inc. Programmable controlling device with non-volatile ferroelectric state-machines for restarting processor when power is restored with execution states retained in said non-volatile state-machines on power down
FR2789779B1 (fr) 1999-02-11 2001-04-20 Bull Cp8 Procede de traitement securise d'un element logique sensible dans un registre memoire, et module de securite mettant en oeuvre ce procede
FR2789774B1 (fr) 1999-02-11 2001-04-20 Bull Cp8 Procede de comparaison securise de deux registres memoire, et module de securite mettant en oeuvre ce procede
US6088784A (en) * 1999-03-30 2000-07-11 Sandcraft, Inc. Processor with multiple execution units and local and global register bypasses
FR2795838B1 (fr) * 1999-06-30 2001-08-31 Bull Cp8 Procede de securisation du traitement d'une information sensible dans un module de securite monolithique, et module de securite associe
FR2808947B1 (fr) 2000-05-09 2002-10-18 Bull Cp8 Procede pour authentifier un objet portatif, objet portatif correspondant, et appareil pour mettre en oeuvre le procede
JP2002269065A (ja) 2001-03-08 2002-09-20 Mitsubishi Electric Corp プログラム可能な不揮発性メモリを内蔵したマイクロコンピュータ
JP2005529399A (ja) * 2002-06-06 2005-09-29 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 集積回路に埋め込まれた不揮発性メモリにデータを書き込む方法及び対応する回路
US6970985B2 (en) 2002-07-09 2005-11-29 Bluerisc Inc. Statically speculative memory accessing
US20050114850A1 (en) * 2003-10-29 2005-05-26 Saurabh Chheda Energy-focused re-compilation of executables and hardware mechanisms based on compiler-architecture interaction and compiler-inserted control
US7996671B2 (en) 2003-11-17 2011-08-09 Bluerisc Inc. Security of program executables and microprocessors based on compiler-architecture interaction
US8607209B2 (en) 2004-02-04 2013-12-10 Bluerisc Inc. Energy-focused compiler-assisted branch prediction
US20070294181A1 (en) * 2006-05-22 2007-12-20 Saurabh Chheda Flexible digital rights management with secure snippets
US20080126766A1 (en) 2006-11-03 2008-05-29 Saurabh Chheda Securing microprocessors against information leakage and physical tampering
US20080154379A1 (en) * 2006-12-22 2008-06-26 Musculoskeletal Transplant Foundation Interbody fusion hybrid graft
KR101239767B1 (ko) * 2007-11-12 2013-03-06 삼성전자주식회사 화상형성장치 및 그 제어방법
CN103971447B (zh) * 2013-02-04 2017-11-14 山东新北洋信息技术股份有限公司 纸币识别装置及其处理方法和纸币处理状态记录方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4842645A (ja) * 1971-09-29 1973-06-21
JPS5268341A (en) * 1975-12-01 1977-06-07 Intel Corp Mos digital computer
JPS5427732A (en) * 1977-08-04 1979-03-02 Toshiba Corp Information processor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3478322A (en) * 1967-05-23 1969-11-11 Ibm Data processor employing electronically changeable control storage
BE795789A (fr) * 1972-03-08 1973-06-18 Burroughs Corp Microprogramme comportant une micro-instruction de recouvrement
US3828320A (en) * 1972-12-29 1974-08-06 Burroughs Corp Shared memory addressor
GB1540923A (en) * 1975-12-01 1979-02-21 Intel Corp Programmable single chip mos computer
DE2738113C2 (de) * 1976-09-06 1998-07-16 Gao Ges Automation Org Vorrichtung zur Durchführung von Bearbeitungsvorgängen mit einem Identifikanden
US4128873A (en) * 1977-09-20 1978-12-05 Burroughs Corporation Structure for an easily testable single chip calculator/controller
FR2461301A1 (fr) 1978-04-25 1981-01-30 Cii Honeywell Bull Microprocesseur autoprogrammable

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4842645A (ja) * 1971-09-29 1973-06-21
JPS5268341A (en) * 1975-12-01 1977-06-07 Intel Corp Mos digital computer
JPS5427732A (en) * 1977-08-04 1979-03-02 Toshiba Corp Information processor

Also Published As

Publication number Publication date
DE2954731C2 (de) 1994-09-01
DE2916658A1 (de) 1979-10-31
JPS54154954A (en) 1979-12-06
FR2461301A1 (fr) 1981-01-30
JPS6122828B2 (ja) 1986-06-03
GB2022884B (en) 1982-09-29
JPH02132520A (ja) 1990-05-22
GB2022884A (en) 1979-12-19
HK25687A (en) 1987-04-03
JPS63145531A (ja) 1988-06-17
US4382279A (en) 1983-05-03
FR2461301B1 (ja) 1982-09-17
DE2916658C2 (ja) 1989-10-26
JPH0227687B2 (ja) 1990-06-19

Similar Documents

Publication Publication Date Title
US4382279A (en) Single chip microprocessor with on-chip modifiable memory
US5237616A (en) Secure computer system having privileged and unprivileged memories
TW323359B (ja)
KR100386154B1 (ko) 휴대용데이터처리장치를포함한데이터교환시스템
JPH02210590A (ja) データを記憶し処理するための携帯可能なデータ担体
US20030131185A1 (en) Flash memory command abstraction
US8607061B2 (en) Flash device security method utilizing a check register
TWI259365B (en) Microprocessor circuit for data carriers and method for organizing access to data stored in a memory
GB888732A (ja)
CN113557500A (zh) 多模式受保护存储器
US4823308A (en) Microcomputer with software protection
US4460972A (en) Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip
JP2003521034A (ja) マイクロプロセッサシステムおよびそれを操作する方法
JPH01219982A (ja) Ｉｃカード
US20090144511A1 (en) Enhanced Microprocessor or Microcontroller
TW403880B (en) Relocatable code storage in an integrated circuit with an embedded microcontroller
US20040186947A1 (en) Access control system for nonvolatile memory
US5991207A (en) Circuit configuration having a number of electronic circuit components
JPS62245353A (ja) Ｅｅｐｒｏｍのデ−タ書換え防止回路
EP0020972A1 (en) Program controlled microprocessing apparatus
TWI239477B (en) Processor and method for processing a program with comments and medium with a computer program
JP2609645B2 (ja) 携帯可能電子装置
JPH1091593A (ja) マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置
CN118860259A (zh) 存储器数据的读取方法、装置、设备及存储介质
JP3039479B2 (ja) 拡張ｂｉｏｓ保護システム