JPH02277161A - ディジタル制御装置の変数領域使用方法 - Google Patents
ディジタル制御装置の変数領域使用方法Info
- Publication number
- JPH02277161A JPH02277161A JP1097289A JP9728989A JPH02277161A JP H02277161 A JPH02277161 A JP H02277161A JP 1097289 A JP1097289 A JP 1097289A JP 9728989 A JP9728989 A JP 9728989A JP H02277161 A JPH02277161 A JP H02277161A
- Authority
- JP
- Japan
- Prior art keywords
- variable area
- variable
- control arithmetic
- control calculation
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタル制御装置内で実行された制御演
算結果を格納する変数領域を、効率的に使用するディジ
タル制御装置の変数領域使用方法に関するものである。
算結果を格納する変数領域を、効率的に使用するディジ
タル制御装置の変数領域使用方法に関するものである。
第２図は従来のディジタル制御装置の変数領域使用方法
を示す説明図である。図において、１ａは制御演算モジ
ュール２ａｔ２ｂ＋・・・２Ｃ，２ｄの集まりである制
御演算モジュール群、１ｂは制御演算モジュール３ａ、
３ｂ＋・・・３ｃ、ゴｄの集まりである制御演算モジュ
ール群、４ａ〜４ｈはそれぞれ変数領域である。
を示す説明図である。図において、１ａは制御演算モジ
ュール２ａｔ２ｂ＋・・・２Ｃ，２ｄの集まりである制
御演算モジュール群、１ｂは制御演算モジュール３ａ、
３ｂ＋・・・３ｃ、ゴｄの集まりである制御演算モジュ
ール群、４ａ〜４ｈはそれぞれ変数領域である。
次に動作について説明する。制御演算モジュール２ａは
演算を行い、演算結果を変数領域４ａにセットする。続
いて、制御演算モジュール２ｂは変数領域４ａにセット
されている演算結果（変数）を導入して制御演算を行い
、演算結果を変数領域４ｂにセットする。順次、同様に
変数を導入して制御演算が行われ、制御演算モジュール
２ｄの演算結果は変数領域４ｄにセットされる。
演算を行い、演算結果を変数領域４ａにセットする。続
いて、制御演算モジュール２ｂは変数領域４ａにセット
されている演算結果（変数）を導入して制御演算を行い
、演算結果を変数領域４ｂにセットする。順次、同様に
変数を導入して制御演算が行われ、制御演算モジュール
２ｄの演算結果は変数領域４ｄにセットされる。
また、制御演算モジュール３ａは演算結果を変数領域４
ｅにセットする。そして、制御演算モジュール群１ａの
場合と同様にして、順次、制御演算が行われ、制御演算
モジュール３ｄの演算結果は変数領域４ｈにセットされ
る。
ｅにセットする。そして、制御演算モジュール群１ａの
場合と同様にして、順次、制御演算が行われ、制御演算
モジュール３ｄの演算結果は変数領域４ｈにセットされ
る。
従来のディジタル制御装置の変数領域使用方法は以上の
ように行われているので、制御演算モジュール２ａ〜２
ｄ、３ａ〜３ｄの個数が増えると、それに比例して変数
領域４３〜４ｈも増え、また、変数領域４ａ〜４ｈのた
めに用意されているメモリ量が制限されている場合には
、制御演算モジュール２８〜２ｄ 、３ａ〜３ｄの個数
が制限を受けるという課題があった。
ように行われているので、制御演算モジュール２ａ〜２
ｄ、３ａ〜３ｄの個数が増えると、それに比例して変数
領域４３〜４ｈも増え、また、変数領域４ａ〜４ｈのた
めに用意されているメモリ量が制限されている場合には
、制御演算モジュール２８〜２ｄ 、３ａ〜３ｄの個数
が制限を受けるという課題があった。
この発明は上記のような課題を解消するためになされた
もので、制御演算モジュールの個数が増えても、各制御
演算モジーールが使用する変数領域の増加を抑えること
ができるディジタル制御装置の変数領域使用方法を得る
ことを目的とする。
もので、制御演算モジュールの個数が増えても、各制御
演算モジーールが使用する変数領域の増加を抑えること
ができるディジタル制御装置の変数領域使用方法を得る
ことを目的とする。
この発明に係るディジタル制御装置の変数領域使用方法
は、ある制御演算モジュール群が使用する変数領域を、
他の制御演算モジュール群が重複して使用するようにし
たものである。
は、ある制御演算モジュール群が使用する変数領域を、
他の制御演算モジュール群が重複して使用するようにし
たものである。
この発明における変数領域は、その中に各制御演算モジ
ーール群の各制御演算モジーールが共通に使用できる変
数領域が存在し、各制御演算モジュールの重複使用を可
能にする。
ーール群の各制御演算モジーールが共通に使用できる変
数領域が存在し、各制御演算モジュールの重複使用を可
能にする。
以下、この発明の一実施例を図について説明する。第１
図において、１ａ、１ｂは制御演算モジュール群、２ａ
〜２ｄ 、３ａ〜３ｄはそれぞれ制御演算を行う制御演
算モジュール、４ａ、４ｂは特定の制御演算モジュール
２ｄ 、３ｄが使用する変数領域、５ａ〜５ｃは制御演
算モジュール群１ａ＋ １ｂの各制御演算モジュール２
ａ〜２ｄ、３ａ〜３ｄが重複して使用する変数領域であ
る。
図において、１ａ、１ｂは制御演算モジュール群、２ａ
〜２ｄ 、３ａ〜３ｄはそれぞれ制御演算を行う制御演
算モジュール、４ａ、４ｂは特定の制御演算モジュール
２ｄ 、３ｄが使用する変数領域、５ａ〜５ｃは制御演
算モジュール群１ａ＋ １ｂの各制御演算モジュール２
ａ〜２ｄ、３ａ〜３ｄが重複して使用する変数領域であ
る。
次に動作について説明する。まず、制御演算モジュール
２ａは演算を行い、演算結果を変数領域５８にセットす
る。続いて、制御演算モジュール２ｂは変数領域５ａに
セットされている変数を導入して、制御演算を行い、演
算結果を変数領域５ｂｌｃセツトする。さらに、制御演
算モジュール２Ｃは変数領域５ｂにセットされている変
数を導入して、制御演算を行い、演算結果を変数領域５
ｃにセットする。制御演算モジュール２ｄは変数領域５
Ｃにセットされている変数を導入して、制御演算を行っ
た後、演算結果を変数領域４ａにセットする。
２ａは演算を行い、演算結果を変数領域５８にセットす
る。続いて、制御演算モジュール２ｂは変数領域５ａに
セットされている変数を導入して、制御演算を行い、演
算結果を変数領域５ｂｌｃセツトする。さらに、制御演
算モジュール２Ｃは変数領域５ｂにセットされている変
数を導入して、制御演算を行い、演算結果を変数領域５
ｃにセットする。制御演算モジュール２ｄは変数領域５
Ｃにセットされている変数を導入して、制御演算を行っ
た後、演算結果を変数領域４ａにセットする。
また、制御演算モジュール３ａは演算を行い、制御演算
モジュール２ａと同様に、演算結果を変数領域５８にセ
ットする。そして順次、制御演算モジュール群１ａの場
合と同様に制御演算が行われ、制御演算モジュール３ｄ
の演算結果は変数領域４ｋｌセツトされる。以上のよう
にして、各制御演算モジュール群１ａ＊１ｂの演算結果
は変数領域４ａ、４ｂにセットされる。さらに別の制御
演算モジュール群（図示せず）があっても変数領域５３
〜５ｃは増やす必要はない。
モジュール２ａと同様に、演算結果を変数領域５８にセ
ットする。そして順次、制御演算モジュール群１ａの場
合と同様に制御演算が行われ、制御演算モジュール３ｄ
の演算結果は変数領域４ｋｌセツトされる。以上のよう
にして、各制御演算モジュール群１ａ＊１ｂの演算結果
は変数領域４ａ、４ｂにセットされる。さらに別の制御
演算モジュール群（図示せず）があっても変数領域５３
〜５ｃは増やす必要はない。
なお、上記実施例では１人出力の制御演算モジュール２
ａ〜２ｄ 、３ａ〜３ｄを使用した場合について示した
が、多入出力の制御演算モジュール２ａ〜２ｄ 、３ａ
〜３ｄとしてもよく、上記実施例と同様の効果を奏する
。
ａ〜２ｄ 、３ａ〜３ｄを使用した場合について示した
が、多入出力の制御演算モジュール２ａ〜２ｄ 、３ａ
〜３ｄとしてもよく、上記実施例と同様の効果を奏する
。
以上のように、この発明によればディジタル制御装置の
変数領域使用方法を、変数領域を重複して使用するよう
に構成したので、制御演算モジュールの個数が増えても
、変数領域の個数の増加を抑えることができる効果があ
る。
変数領域使用方法を、変数領域を重複して使用するよう
に構成したので、制御演算モジュールの個数が増えても
、変数領域の個数の増加を抑えることができる効果があ
る。
第１図はこの発明の一実施例によるディジタル制御装置
の変数領域使用方法を示す説明図、第２図は従来のディ
ジタル制御装置の変数領域使用方法を示す説明図である
。 １ａ、１ｂは制御演算モジュール群、２ａ〜２ｄ、３ａ
〜３ｄは制御演算モジュール、４ａ、４ｂ＋５ａ〜５Ｃ
は変数領域。 なお、図中、同一符号は同一、または相当部分を示す。 特許出願人 三菱電機株式会社
の変数領域使用方法を示す説明図、第２図は従来のディ
ジタル制御装置の変数領域使用方法を示す説明図である
。 １ａ、１ｂは制御演算モジュール群、２ａ〜２ｄ、３ａ
〜３ｄは制御演算モジュール、４ａ、４ｂ＋５ａ〜５Ｃ
は変数領域。 なお、図中、同一符号は同一、または相当部分を示す。 特許出願人 三菱電機株式会社
Claims (1)
- ディジタル制御装置が有するそれぞれ演算を行う多数の
制御演算モジュールが、変数領域に演算結果を格納する
とともに、前記各制御演算モジュールが実行する演算の
入力変数を前記変数領域から導入するディジタル制御装
置の変数領域使用方法において、前記各制御演算モジュ
ールのうちの複数の制御演算モジュールから成る制御演
算モジュール群が使用する前記変数領域を、他の制御演
算モジュール群が重複して使用することを特徴とするデ
ィジタル制御装置の変数領域使用方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097289A JPH02277161A (ja) | 1989-04-19 | 1989-04-19 | ディジタル制御装置の変数領域使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097289A JPH02277161A (ja) | 1989-04-19 | 1989-04-19 | ディジタル制御装置の変数領域使用方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02277161A true JPH02277161A (ja) | 1990-11-13 |
Family
ID=14188347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1097289A Pending JPH02277161A (ja) | 1989-04-19 | 1989-04-19 | ディジタル制御装置の変数領域使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02277161A (ja) |
-
1989
- 1989-04-19 JP JP1097289A patent/JPH02277161A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02291019A (ja) | ディジタル加算器 | |
| JPH02277161A (ja) | ディジタル制御装置の変数領域使用方法 | |
| JP3593439B2 (ja) | 画像処理装置 | |
| JPS57204966A (en) | Digital picture processing method | |
| JPH02275653A (ja) | 半導体装置 | |
| JPS63262760A (ja) | 高速フ−リエ変換装置 | |
| JPS61246837A (ja) | 並列乗算器 | |
| JPS6488767A (en) | Parallel computer | |
| JPS636656A (ja) | アレイプロセツサ | |
| JPH03257656A (ja) | マルチプロセッサの接続切替え装置 | |
| JPS63167971A (ja) | 演算装置 | |
| JPH01232431A (ja) | パラメータ制御方式 | |
| JPH0126108B2 (ja) | ||
| JPS61161553A (ja) | ハ−ドウエア シミユレ−タ | |
| JPS62166424A (ja) | ワレスのトリ−回路 | |
| JPS61117663A (ja) | ソ−ト演算回路 | |
| JPH0324615A (ja) | データ処理装置 | |
| JPS63205755A (ja) | 実時間多重処理方式 | |
| JPH0281206A (ja) | ラダープログラム処理方式 | |
| JPH0414109A (ja) | 銘柄管理シーケンス制御装置 | |
| JPH0156421B2 (ja) | ||
| JPH01216481A (ja) | Ｃａｄシステム | |
| JPH0616293B2 (ja) | 画像処理装置 | |
| JPH04323724A (ja) | ロードモジュール生成方法 | |
| JPS63113752A (ja) | アレイプロセツサ |