JPH03257656A - マルチプロセッサの接続切替え装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、多数のプロセッサにより演算処理を行なう場
合に用いられるマルチプロセッサの接続切替え装置に関
するものである。

従来の技術 最近、演算処理に用いられるマルチプロセッサの接続切
替え装置は、各プロセッサが持つ接続線に結ばれて複数
の処理を行なう場合に、最適な結合が望まれている。従
来のシステムでは前記した結合の方法が固定であるのが
一般的であり、例え接続線を自由に替えられるように接
続線の切替え手段を具備したシステムにおいても、処理
を始める前に前記の接続線の切替え手段に指示を外部か
ら与えて切替えを行なっている。以下、第７図、及び第
８図を参照して従来のマルチプロセッサの接続切替え装
置について説明する。

第７図において、ｎ個のプロセッサは１番目のプロセッ
サを１．２番目のプロセッサ２、およびｎ番目のプロセ
ッサ４で構成され、外部制御手段６が設けられ、接続線
４２．４３により、１番目のプロセッサ１かも順次結合
され、１番目のプロセッサ１は、外部制御手段６と接続
線４１により結合される。上記した固定された結合を持
つ装置では、与えられる仕事が一定の時は最適な組み合
わせが可能であるが、仕事が変わる場合には柔軟な対応
が困難である。また、第８図に示すように柔軟な構成に
するため、接続線２ｏ、２１．２２を接続線切替え手段
５に結び、外部制御手段６からの指示信号４４により、
接続線を切替えることができる。しかし、この場合、処
理のはじめに最適な結合の方法を決定しておかないと処
理がはじまってからの同期がとれないため、処理最中の
接続の切替えは困難である。

発明が解決しようとする課題 しかし、以上のような構成では、結合の方法に柔軟性が
なく、例え接続線の切替え装置を具備した場合でも、処
理の最適な結合の方法を処理を始める前に外部から指示
を与えて変更する必要があるという課題を有していた。

本発明は上記課題に鑑み、マルチプロセッサの結合を最
適な状態で結合可能とするマルチプロセッサの接続切替
え装置を提供するものである。

課題を解決するための手段 本発明は、接続線の切替え手段に制御信号を送るシーケ
ンサを具備し、シーケンサは外部制御手段およびｎ個の
プロセッサからの信号によりシーケンサ内部の定められ
た手順により、ｎ個のプロセッサの接続を切替えること
により、全体の同期をとりながら接続線の切替えを可能
にしたものである。

作用 本発明は上記構成により、与えられた一連の手順の仕事
を、ｎ個のプロセッサのうちｐ個を用いて処理を行なう
ことにより、前記仕事を複数個の同時処理を行なうこと
ができる。

実施例 以下、第１図を参照して本発明の第１実施例について説
明する。第１図はマルチプロセッサの接続切替え装置の
ブロック図である。第１図において、１から４はｎ個の
プロセッサ、５は外部制御手段６の制御信号によってプ
ロセッサを切替えるための接続線切替え手段、７は接続
線の切替え信号を発生するシーケンサである。

上記構成において、以下その動作を説明する。

ｎ個のプロセッサは１番目のプロセッサ１．２番目のプ
ロセッサ２、およびｎ番目のプロセッサ４で構成され、
各プロセッサの接続線２０．２１および２２と外部制御
手段６の接続線２８の信号を接続線切替え手段６に取入
れ、各プロセッサ（１〜４）からの各制御信号２４．２
６．２６および外部制御手段６０制御信号２７を接続線
切替え手段６の接続線の切替えを行なう切替え信号２９
を発生するシーケンサ７に入力し、各プロセッサの結合
、および外部制御手段６との接続を切替えるための信号
をシーケンサ７より切替え信号２９を発生させ、全体の
同期を行ないながら各プロセッサ（１〜４）の切替えを
行なう。

次に、第２図を参照して本発明の第２実施例について説
明する。第２図はマルチプロセッサの接続切替え装置の
ブロック図である。第２図は、プロセッサ１．２．３．
４と４個設けられ、一連の手順の仕事は４個の中の２個
のプロセッサで行なう場合の構成を示している。まず、
外部制御手段６からの指示によりシーケンサ７は、接続
線切替え手段６の内部信号３１により、プロセッサ１と
７０セツサ２の結合を結合スイッチ９、及びプロセッサ
３とプロセッサ４の結合を結合スイッチ１０によって接
続する。この方法により、プロセッサ１．２の処理ブロ
ックとプロセッサ３．４の処理ブロックが形成でき、各
ブロックに一連の手順の仕事を与え、処理を開始してか
ら、外部制御手段６、およびプロセッサ１．２．３．４
からの制御信号２４．２５および２７により、シーケン
サ７が全体の同期をとりながら切替え信号２９により接
続線切替え手段６の内部信号３０により、外部制御手段
６とプロセッサ１、又はプロセッサ３との結合をダイナ
ミックに結合スイッチ８により切替える。この結果、外
部制御手段６かもの情報をプロセッサ１．２のブロック
とプロセッサ３．４のブロックに順次伝えることができ
る。この様な一連の手順の仕事を同時に行なう処理とし
ては、仕事のパラメータを変えて同時に並列処理を行な
う場合に有効である。

次に、処理方法の種類としては、神経回路網を用いた処
理方法がある。神経回路網は、多数のニー−ロン素子が
組合わされて処理が行なわれる。

第３図は前記ニューロン素子の構成を示す構成図である
。第３図において、ｉ個（Ｉは正の整数）の入力値Ｘ□
、ｘ２、・・・・・・ｘｌＫｉ個の重み係数Ｗ１□、Ｗ
１２・・・・・・、ｗｌｌを掛けて、その和をとる。そ
の結果に非線形関数Ｆ（＞を施して出力値ｙを得る。ｙ
は式（１）にその計算式を示す。

Ｙ　＝Ｆ　（Ｗｌｌ　Ｘ　ＸＩ　＋　Ｗ１２　Ｘ　Ｘ２
　＋　”’　＋　Ｗｌｉ　Ｘ　Ｘ；）・・・・・・（１
） 次に、第４図は第３図に示したニー−ロン素子を組み合
わせたブロック図である。第４図において、２個の入力
値ｙ１、ｙ２を２個のニューロン素子４１．４２に入力
し、前記した式（１）の演算を行ない、出力値ｙ３、ｙ
４を得る。次に、第６図、第６図に本発明のマルチプロ
セッサの接続切替え装置に第４図に示した神経回路網を
具現化した例を示す。第６図において、第４図の二島−
ロン素子の演算をプロセッサ１、ニューロン素子の演算
をプロセッサ２が行なう。制御の流れは、外部制御手段
６とプロセッサ１．２かもシーケンサ７に信号２３．２
０，２１により指示を行ない結合スイッチ３．４に信号
２２により信号２４と２６、信号２６と２７の接続を行
なう。外部制御手段６は、信号２４かも入力値ｙ工、ｙ
２をプロセッサ１に入力し、プロセッサ１は、プロセッ
サ２に入力値ｙ１、ｙ２を入力する。プロセッサ１とプ
ロセッサ２は、各々、ニー−ロン素子の演算を行ない演
算終了したプロセッサは、シーケンサ７に指示を与えて
接続線の切替えを行なう。次に、第６図に演算終了後の
例を示す。プロセッサ１．２は、演算が終了すると信号
２１．２２によりシーケンサ７に指示し、信号２２によ
り結合スイッチを切替え信号２６と２４または、信号２
６と２４の接続を行ない、出力値を外部制御手段６が受
けとる。

上記方法によって、マルチプロセッサの切替えを同時に
処理することができる。

発明の効果 以上のように本発明は、各プロセッサの接続線の切替え
手段と、プロセッサに与えられる操作シーケンスに基づ
いて前記切替え手段を制御するシーケンサにより、柔軟
性がある切替えが行なえ、またマルチプロセッサの結合
をダイナミックに、しかも最適化を図って結合が可能に
なる。また接続線の数が少ない場合でも最適に結合を変
更しながら処理することができる。

【図面の簡単な説明】

第１図は本発明の第１実施例におけるマルチプロセッサ
の接続切替え装置のブロック図、第２図から第６図は本
発明の第２実施例におけるマルチプロセッサの接続切替
え装置に関し、第２図はマルチプロセッサの接続切替え
装置のブロック図、第３図は神経回路網の一例を示すニ
ー−ロン素子の構成図、第４図は第３図に示した神経回
路網を組合わせたブロック図、第６図および第６図は第
４図の神経回路網を組込んだマルチプロセッサの接続切
替え装置のブロック図、第７図は従来のマルチプロセッ
サの接続切替え装置のブロック図、第８図は同従来のマ
ルチプロセッサの接続切替え装置のブロック図である。 １．２．３．４・・・プロセッサ、６・・・接続切替え
手段、６・・・外部制御手段、７・・・シーケンサ。

Claims (1)

1. 【特許請求の範囲】 （１）ｎ（ｎは正の整数）個のプロセッサがｍ（ｍは正
   の整数）本のプロセッサ接続線を具備し、前記ｎ個のプ
   ロセッサの接続線全てと外部制御手段からの接続線を入
   力とする接続線切替え手段と、マルチプロセッサに与え
   られる動作、および操作シーケンスに基づいて前記接続
   線切替えを制御するシーケンサとを具備し、前記シーケ
   ンサは外部制御手段、及び前記ｎ個のプロセッサからの
   信号により、シーケンサ内部の定められた手順によりｎ
   個のプロセッサの接続を切替えることを特徴とするマル
   チプロセッサの接続切替え装置。（２）与えられた一連
   の手順の仕事が、ｐ（ｐは正の整数、ｐはｎより小さい
   ）個のプロセッサにより処理を行なう場合、前記仕事を
   ｎ個のプロセッサに可能な範囲のｑ（ｑは正の整数）個
   を並列処理ができるようにシーケンサからの接続線切替
   え手段への制御により、ｑ個の処理をするマルチプロセ
   ッサのブロックに分割することを特徴とする請求項１記
   載のマルチプロセッサの接続切替え装置。 （３）与えられた仕事がパラメータを持ち、前記のパラ
   メータを変えたｑ個の仕事を同時に並列処理を行なうこ
   とを特徴とする請求項１記載のマルチプロセッサの接続
   切替え装置。 （４）与えられた仕事が神経回路網膜式演算であること
   を特徴とする請求項１記載のプロセッサの接続切替え装
   置。