JPH0227730A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0227730A JPH0227730A JP63177908A JP17790888A JPH0227730A JP H0227730 A JPH0227730 A JP H0227730A JP 63177908 A JP63177908 A JP 63177908A JP 17790888 A JP17790888 A JP 17790888A JP H0227730 A JPH0227730 A JP H0227730A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- oxide film
- polycrystalline silicon
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 21
- 239000000463 material Substances 0.000 description 12
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 8
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- -1 MOlCOlNi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、半導体装置の構造、詳しくは配線の構造に関
する。
する。
従来の半導体装置、特にＩＭビット以上の集積度を持つ
ＳＲＡＭでは、日立評論ＶＯＬ、７ＯＮｏ、１ （１
９８８−２）のＩＭビットスタティックＲＡＭ ８Ｍ
６２８１２８で紹介されているように３層の多結晶シリ
コン構造が用いられている。第１．２層はポリサイド（
多結晶シリコンとシリサイドの積層構造）であり、第１
層はゲート電極、ワード線、配線、第２層は二重ワード
線、セルＧＮＤ配線、配線、第３層は高抵抗負荷用であ
る。
ＳＲＡＭでは、日立評論ＶＯＬ、７ＯＮｏ、１ （１
９８８−２）のＩＭビットスタティックＲＡＭ ８Ｍ
６２８１２８で紹介されているように３層の多結晶シリ
コン構造が用いられている。第１．２層はポリサイド（
多結晶シリコンとシリサイドの積層構造）であり、第１
層はゲート電極、ワード線、配線、第２層は二重ワード
線、セルＧＮＤ配線、配線、第３層は高抵抗負荷用であ
る。
［発明が解決しようとする課題］
しかしながら、前述の従来技術では、大きな課題が残さ
れている。それは第２層のポリサイドの材＄４退択であ
る。第２層のポリサイドは、配線材料として低抵抗が望
まれ、且つ多層構造の平坦性から薄膜化が望まれる。低
抵抗材料として注目されているのはチタンシリサイドで
あるが、このチタンシリサイドはフッ酸に溶解し易く、
チタンシリサイド上に他の配線材料を形成するときに、
表面の自然酸化膜の除去を目的としたフッ酸前洗浄がで
きず接触不良を引き起こす、このような問題を解決しよ
うとして、例えばモリブデンシリサイドのような耐フッ
酸性のシリサイドを用いれば、今度は低い抵抗を＾るた
めに膜厚を増やさなければならず、これは先はど述べた
ように多層構造の面から好ましくない。
れている。それは第２層のポリサイドの材＄４退択であ
る。第２層のポリサイドは、配線材料として低抵抗が望
まれ、且つ多層構造の平坦性から薄膜化が望まれる。低
抵抗材料として注目されているのはチタンシリサイドで
あるが、このチタンシリサイドはフッ酸に溶解し易く、
チタンシリサイド上に他の配線材料を形成するときに、
表面の自然酸化膜の除去を目的としたフッ酸前洗浄がで
きず接触不良を引き起こす、このような問題を解決しよ
うとして、例えばモリブデンシリサイドのような耐フッ
酸性のシリサイドを用いれば、今度は低い抵抗を＾るた
めに膜厚を増やさなければならず、これは先はど述べた
ように多層構造の面から好ましくない。
そこで、本発明はこのような課題を解決しようとするも
ので、その目的とするところは、低抵抗を保ち、且つ、
フッ酸前洗浄にたいして安定な配線構造を有する半導体
装置を提供するところにある。
ので、その目的とするところは、低抵抗を保ち、且つ、
フッ酸前洗浄にたいして安定な配線構造を有する半導体
装置を提供するところにある。
本発明の半導体装置は、下層が多結晶シリコン、中間層
がチタンシリサイド、上層が耐フッ酸性の高融点金属も
しくはそのシリサイドからなる３層積層配線構造を有す
ることを特徴とする。
がチタンシリサイド、上層が耐フッ酸性の高融点金属も
しくはそのシリサイドからなる３層積層配線構造を有す
ることを特徴とする。
以下１本発明の実施例を図面により詳細に説明する。第
１図（ａ）、（ｂ）は２本発明による半導体装置の断面
図であり、同図において、１０１はＰ形シリコン基板、
１０２は素子分離用酸化膜、１０３はゲート酸化膜、１
０４はゲート電極（多結晶シリコン１０４′とモリブデ
ンシリサイド１０４″の積層ポリサイド）、１０５は低
濃度ｎ型不純物拡散層、１０６は絶縁膜サイドウオール
、１０７は高濃度ｎ型不純物拡散層（ソース・ドレイン
）、１０８は第１の層間絶縁用酸化膜である。１０９は
第１の配線材料であり詳しくは、第１図（ｂ）に示した
ように、下層は、５０〇−１０００人、ｎ型の不純物が
ドープされた多結晶シリコン１０９’、中間層は、１０
００−２０−００人のチタンシリサイド１０９″、上層
は、２００−１０００人のモリブデンシリサイド１０９
“の３層積層構造であり、前記第１の眉間絶縁用酸化膜
１０８の一部に設けられた第１のコンタクトホール１１
０を介して前記ソース・ドレイン１０７に接続される。
１図（ａ）、（ｂ）は２本発明による半導体装置の断面
図であり、同図において、１０１はＰ形シリコン基板、
１０２は素子分離用酸化膜、１０３はゲート酸化膜、１
０４はゲート電極（多結晶シリコン１０４′とモリブデ
ンシリサイド１０４″の積層ポリサイド）、１０５は低
濃度ｎ型不純物拡散層、１０６は絶縁膜サイドウオール
、１０７は高濃度ｎ型不純物拡散層（ソース・ドレイン
）、１０８は第１の層間絶縁用酸化膜である。１０９は
第１の配線材料であり詳しくは、第１図（ｂ）に示した
ように、下層は、５０〇−１０００人、ｎ型の不純物が
ドープされた多結晶シリコン１０９’、中間層は、１０
００−２０−００人のチタンシリサイド１０９″、上層
は、２００−１０００人のモリブデンシリサイド１０９
“の３層積層構造であり、前記第１の眉間絶縁用酸化膜
１０８の一部に設けられた第１のコンタクトホール１１
０を介して前記ソース・ドレイン１０７に接続される。
１１１は高抵抗用多結晶シリコンであり、第２の層間絶
縁用酸化膜１１２の一部に設けられた第２のコンタクト
ホール１１３を介して前記第１の配線材料１０９に接続
される。ｌ１４は第２の配線材料であり下層チタンナイ
トライド１１４’、上層Ａ１１４″の積層構造であり、
第３の層間絶縁用酸化膜１１５及び、前記第２の眉間絶
縁用酸化膜１１２の一部に連続して形成された第３のコ
ンタクトホール１１６を介して前記第１の配線材料１０
９に接続され、また前記第３の層間絶縁用酸化膜１１５
、前記第２の眉間絶縁用酸化１１１１１２、及び前記第
１の眉間絶縁用酸化１１１１０８の一部に連続して形成
された第４のコンタクトホール１１７を介して前記ソー
ス、ドレイン１０７に接続される。
縁用酸化膜１１２の一部に設けられた第２のコンタクト
ホール１１３を介して前記第１の配線材料１０９に接続
される。ｌ１４は第２の配線材料であり下層チタンナイ
トライド１１４’、上層Ａ１１４″の積層構造であり、
第３の層間絶縁用酸化膜１１５及び、前記第２の眉間絶
縁用酸化膜１１２の一部に連続して形成された第３のコ
ンタクトホール１１６を介して前記第１の配線材料１０
９に接続され、また前記第３の層間絶縁用酸化膜１１５
、前記第２の眉間絶縁用酸化１１１１１２、及び前記第
１の眉間絶縁用酸化１１１１０８の一部に連続して形成
された第４のコンタクトホール１１７を介して前記ソー
ス、ドレイン１０７に接続される。
次に本発明の半導体装置の製造方法、特に第１の配線材
料１０９の形成方法について詳細に説明する。
料１０９の形成方法について詳細に説明する。
第１のコンタクトホール１１０を形成した後、全面に化
学的気相成長法で６００−１０００人の多結晶シリコン
１０９′を形成する０次に全面に砒素あるいはリン等の
ｎ型不純物をイオン注入し９００−１０００℃でアニー
ルを行なう。４０〇−８００人のチタン、２００−８０
０人のモリブデンシリサイド１０９′″を連続スパッタ
法で形成した後、ハロゲンランプを用い７００−８００
℃でアニールを行なうことで、前記チタンは前記多結晶
シリコンの一部と反応し、チタンシリサイド１０９″を
形成する。
学的気相成長法で６００−１０００人の多結晶シリコン
１０９′を形成する０次に全面に砒素あるいはリン等の
ｎ型不純物をイオン注入し９００−１０００℃でアニー
ルを行なう。４０〇−８００人のチタン、２００−８０
０人のモリブデンシリサイド１０９′″を連続スパッタ
法で形成した後、ハロゲンランプを用い７００−８００
℃でアニールを行なうことで、前記チタンは前記多結晶
シリコンの一部と反応し、チタンシリサイド１０９″を
形成する。
以上実施例に基すき具体的に説明したが、本発明は上記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない０例
えば、耐フッ酸性物質はモリブデンシリサイド以外でも
、ＭＯｌＣＯｌＮｉ、Ｗ、Ｐｔなどの高融点金属、ある
いはそのシリサイドであってもよい。
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない０例
えば、耐フッ酸性物質はモリブデンシリサイド以外でも
、ＭＯｌＣＯｌＮｉ、Ｗ、Ｐｔなどの高融点金属、ある
いはそのシリサイドであってもよい。
〔発明の効果Ｊ
以上述べたように、本発明に依れば、チタンシリサイド
層により低抵抗化が図れ、他の配線材料との接続は耐フ
ッ酸性のモリブデンシリサイドを介して行なうことがで
きるため、従来のような接触不良の問題は回避できると
いう多大な効果を有する。
層により低抵抗化が図れ、他の配線材料との接続は耐フ
ッ酸性のモリブデンシリサイドを介して行なうことがで
きるため、従来のような接触不良の問題は回避できると
いう多大な効果を有する。
第１図（ａ）、（ｂ）は、本発明の半導体装置の構造を
示す断面図。 １０１ ・ １０２ ・ １０３ ・ １０４ ・ １０４′ １０４″ １０５ ・ １０６ ・ １０７ ・ １０８ ・ １０９ ・ １０９′ １０９“ １１０ ・ １１１ ・ １１２ ・ １１３ ・ １１４ ・ ・ｐ型シリコン基板 ・素子分離用酸化膜 ・ゲート酸化膜 ・ゲート電極 ・多結晶シリコン ・モリブデンシリサイド ・低濃度ｎ型不純物拡散層 ・絶ＩｔｌＩｌサイドウオール ・高濃度ｎ型不純物拡散層（ソー ス・ドレイン） ・第１の層間絶縁用酸化膜 ・第１の配線材料 ・多結晶シリコン ・チタンシリサイド ・モリブデンシリサイド ・第１のコンタクトホール ・高抵抗用多結晶シリコン ・第２の層間絶縁用酸化膜 ・第２のコンタクトホール ・第２の配線材料 １４′ １４“ １５ ・ １６ ・ ｌ ７ ・ ・チタンナイトライド ・ＡＬ ・第３の眉間絶縁用酸化膜 ・第３のコンタクトホール ・第４のコンタクトホール 以 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）コＩの浄書
（内容に変更１） 手続補正書 （方式） １、事件の表示 昭和６３年 特許願２、発明の名称
半 導 体 装 １ 第１７７９０８号 ３、補正する者 事件との関係 特許出願人 ■１６３東京都新宿区西新宿２丁目４番１号（２３６）
セイコーエプソン株式会社代表取締役 中 村
恒 也 ４、代理人 （ｂ） 連絡先 内線３００〜３０２ 第 図
示す断面図。 １０１ ・ １０２ ・ １０３ ・ １０４ ・ １０４′ １０４″ １０５ ・ １０６ ・ １０７ ・ １０８ ・ １０９ ・ １０９′ １０９“ １１０ ・ １１１ ・ １１２ ・ １１３ ・ １１４ ・ ・ｐ型シリコン基板 ・素子分離用酸化膜 ・ゲート酸化膜 ・ゲート電極 ・多結晶シリコン ・モリブデンシリサイド ・低濃度ｎ型不純物拡散層 ・絶ＩｔｌＩｌサイドウオール ・高濃度ｎ型不純物拡散層（ソー ス・ドレイン） ・第１の層間絶縁用酸化膜 ・第１の配線材料 ・多結晶シリコン ・チタンシリサイド ・モリブデンシリサイド ・第１のコンタクトホール ・高抵抗用多結晶シリコン ・第２の層間絶縁用酸化膜 ・第２のコンタクトホール ・第２の配線材料 １４′ １４“ １５ ・ １６ ・ ｌ ７ ・ ・チタンナイトライド ・ＡＬ ・第３の眉間絶縁用酸化膜 ・第３のコンタクトホール ・第４のコンタクトホール 以 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）コＩの浄書
（内容に変更１） 手続補正書 （方式） １、事件の表示 昭和６３年 特許願２、発明の名称
半 導 体 装 １ 第１７７９０８号 ３、補正する者 事件との関係 特許出願人 ■１６３東京都新宿区西新宿２丁目４番１号（２３６）
セイコーエプソン株式会社代表取締役 中 村
恒 也 ４、代理人 （ｂ） 連絡先 内線３００〜３０２ 第 図
Claims (1)
- 下層が多結晶シリコン、中間層がチタンシリサイド、上
層が耐フッ酸性の高融点金属もしくはそのシリサイドか
らなる３層積層配線構造を有することを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177908A JPH0227730A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177908A JPH0227730A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227730A true JPH0227730A (ja) | 1990-01-30 |
Family
ID=16039165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63177908A Pending JPH0227730A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227730A (ja) |
-
1988
- 1988-07-15 JP JP63177908A patent/JPH0227730A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0194664A (ja) | 電界効果トランジスタ | |
| JP2633584B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0227727A (ja) | 半導体装置 | |
| JPH0227730A (ja) | 半導体装置 | |
| JPH02271663A (ja) | 能動層２層積層記憶素子 | |
| JPS61164241A (ja) | 半導体装置 | |
| JP2842770B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH07120638B2 (ja) | 半導体装置の製造方法 | |
| JPH0227728A (ja) | 半導体装置 | |
| JPH02288361A (ja) | 半導体装置 | |
| JPH0227729A (ja) | 半導体装置 | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| JPH0496270A (ja) | 半導体装置の製造方法 | |
| JPH0227731A (ja) | 半導体装置 | |
| JP2910100B2 (ja) | 半導体メモリ | |
| JPS6240765A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| KR950013739B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH01281751A (ja) | 半導体装置 | |
| JPS63126270A (ja) | 半導体記憶装置 | |
| JPH03185829A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH03108752A (ja) | 半導体装置 | |
| JPH02308564A (ja) | 半導体装置及びその製造方法 | |
| JPH05175464A (ja) | 半導体メモリ素子 | |
| JPH04352356A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH02194653A (ja) | Ｍｉｓ形トランジスタ |