JPH02277681A - 印刷装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、印刷用データを画像メモリに格納し、これを
読み出しながら用紙上に印刷を行なう印刷装置に関する
。

（従来の技術） コンピュータやワードプロセッサ等の上位制御装置によ
って作成された印刷用データを、用紙上に印刷する装置
としては、電子写真方式のプリンタ、サーマルプリンタ
、ワイヤドツト式プリンタ等、種々のものが知られてい
る。

第２図に、従来の電子写真方式を採用した印刷装置のブ
ロック図を示す。

この装置は、上位制御装置１にインタフェース２を介し
て接続されたシステムバス３に対し、プロセッサ４、プ
ログラムメモリ５、ワーキングメモリ６、フォントメモ
リ７、画像メモリ８及びプリントエンジンインタフェー
ス９が接続された構成のものである。プリントエンジン
インタフェース９には、プリントエンジン１０が接続さ
れている。

上位装置１は、印刷用データを作成するコンピュータや
ワードプロセッサ、画像読取装置等の装置である。イン
タフェース２は、いわゆるＲ３２３２Ｃインタフエース
やパラレルインタフェース等から構成される既知の回路
である。プロセッサ４は、この印刷装置全体の制御を行
なう回路で、その実行用プログラムがプログラムメモリ
５に格納されている。ワーキングメモリ６は、インタフ
ェース２により送受信されたデータを記憶管理するため
のメモリである。フォントメモリ７は、上位制御装置１
から送り込まれた文字キャラクタコニドやその他のコー
ドを、印刷用のフォントデータに変換するメモリである
。

又、画像メモリ８は、編集処理されイメージ化された印
刷用データを、例えば１ページ分格納するランダム・ア
クセス・メモリから構成される。

プリントエンジン１０は、画像メモリ８に格納された印
刷用データに基づいて、印刷用の用紙に印刷を行なう装
置で、用紙搬送系や電子写真プロセス等を含む装置であ
る。プリントエンジンインタフェース９は、プロセッサ
４の指示に従って画像メモリ８から印刷用データ９ａを
読み出してプリントエンジン１０に転送し、あるいはプ
リントエンジン１０から出力されるプリントコントロー
ル信号９ｂを受は入れ、これをプロセッサ４等に送信す
るインタフェース回路である。

以上のような印刷装置は、上位制御装置１からインタフ
ェース２を介して受信された制御コマンドや文字キャラ
クタコード、グラフィックコマンド、ビットイメージデ
ー夕等を、必要に応じてワーキングメモリ６に一時格納
し、プロセッサ４の制御に従ってイメージ化された印刷
用データを画像メモリ８上に作成する。

こうして作成された画像メモリ８内の印刷用データは、
次のように処理される。

第３図は、従来の画像メモリからの印刷出力の読み出し
動作を説明する概念図である。

図に示すように、画像メモリ８に対して読み出しアドレ
ス８ａが入力すると、画像メモリ８中の各ラスター■、
■、■、■・・・に対応するデータが順に読み出され、
これがその順番に印刷されて（■、■、■、■・・・）
印刷出力２０を得る。即ち、画像メモリ８から読み出さ
れたデータは、各ラスター毎にピットストリーム化して
第２図のプリントエンジン１ｏに送り込まれ、その読み
出しと１対１に対応した印刷動作が行なわれて印刷出力
２０が得られる。尚、通常、画像メモリ８からのデータ
の読み出しは、ビット単位でなくワード単位で行なわれ
る。

第４図は、従来の画像メモリからの印刷出力の読み出し
方法をより具体的に示した説明図である。

図のように、画像メモリは、各ラスクー■。

■・・・毎にそれぞれ１ワード（例えば８ビツト）単位
で区切られている。データは、このワード単位で順番に
　（１）　、　（２）　、　＜３）・・・というように
読み出され、その右側に示したような印刷出力が得られ
る。

この図からも分るように、画像メモリ８に格納されたデ
ータとその印刷出力２０とは、完全に１対１に対応して
いる。通常、画像メモリ８は、１ページ分程度の印刷出
力２０が可能なメモリ容量に設定されており、印刷出力
中の情報量が非常に少ない場合でも、必ずいったん１ペ
ージ分の印刷用データが画像メモリ８に格納され、その
後印刷を行なうという処理がなされていた。又、新たな
印刷用データを画像メモリに書き込む場合には、そのア
ルゴリズムの関係上、いったん画像メモリをクリアして
から書き込みを行なうようにしていた。

（発明が解決しようとする課題） ところで、電子写真方式の印刷装置においては、外周に
感光体層を形成した感光ドラムを一定速度で回転させな
がら、その感光体上に印刷用データに対応する静電潜像
を形成していく。その静電潜像は、トナーを用いて現像
されて用紙上に転写され定着されるが、このような印刷
工程は連続した動作で行なわれ、中断することができな
い。従って、通常、画像メモリ８に印刷用データを完全
に編集し終わってから、用紙の搬送を開始し印刷工程を
始動するようにしている。

第５図は、このような印刷工程を実行するプリントエン
ジンの動作説明図である。

図において、トレー１１ａ、ｌｌｂには、印刷されるべ
き用紙１２が収容されている。この用紙１２は、ホッピ
ングローラ１３ａあるいは１３ｂによって引き出され、
搬送路１４上を搬送される。

搬送路１４の前方には、感光ドラム１５と、その外周に
静電潜像を書き込む書き込み装置１６が配置されている
。この書き込み装置１６は、例えば発光ダイオードアレ
イあるいはレーザヘッド等から構成される。

この装置では、用紙１２が搬送路１４を搬送され、転写
位置Ｗ０に達すると、感光ドラム１５上のトナーが転写
され、図示しない定着器によって定着されて排出される
０通常、用紙１２は、搬送路上の１点Ｗｐにおいて、図
示しないレジストローラ等によっていったん搬送を停止
されて待機し、書き込み装置１６による静電潜像の書き
込み開始と同時に搬送が再開される。即ち、感光ドラム
１５が４０だけ（角度αだけ）回転する間に、用紙１２
はβ。′だけ搬送されてちょうど転写位置Ｗｏに達する
。

このようなタイミングを制御するために、第２図の画像
メモリ８から書き込み装置１６へ印刷用データを転送す
るタイミングは、ホッピングローラ１３ａが用紙１２を
４１だけ搬送し、あるいはホッピングローラ１３ｂが用
紙１２をβ８＋β２だけ搬送した後となる。

第６図は、画像メモリへのデータの書き込みとデータを
読み出すタイミングを表わすタイムチャートである。

図のように、先ず時刻ｔ。から時刻ｔ、までの間に、一
画面分の画像メモリをクリアする。続いて時刻１＋から
書き込みを開始し、１ページ目の印刷用データの画像メ
モリへの書き込みが時刻ｔ２に終了すると、時刻ｔ３で
第５図のホッピングローラ１３ａあるいは１３ｂが用紙
１２の搬送を開始する。その後、時刻ｔ４まで待機した
後、その１ページ目の印刷用データの画像メモリからの
読み出しが開始される。時刻ｔ３〜ｔ４までの間に、第
５図に示したトレー１１ａ、ｌｌｂから引き出された用
紙１２が、搬送路１４上の１点ＷＰまで搬送される。そ
して、レジストローラ等によりタイミングを合わせて転
写位置ｗ０　（第５図）へ向けて搬送される。こうして
第１ページ目の印刷工程が進められる。。

一方、画像メモリへの印刷用データの書き込みと読み出
しを交互に行なうと、プリントエンジン側の待ち時間が
増加する。

従って、処理の高速化のために、第１ページ目のデータ
の読み出しが開始され、その読み出しが終了する前に、
２ページ目のデータの書き込みが開始される０時刻ｔ４
から時刻ｔ８までの時間は、１ページ目の読み出しが開
始されて、２ページ目のデータを書き込むための一定の
メモリエリアを確保するための時間である。又、時刻ｔ
、から時刻ｔ６までの間は、読み出されたメモリエリア
をクリアする時間である。

故に゛、１ページ目の書き込みが終了して次の２ページ
目の書き込みが開始されるまでの時間１、は、ｔ２〜ｔ
６の間となる。

時刻ｔ＠以降は、その都度順にメモリクリアを行ないな
がら２ページ目のデータが書き込まれていく。又、時刻
ｔ、でｌページ目のデータの画像メモリからの読み出し
が終了すると、最後のメモリクリアが時刻ｔ８まで行な
われ、時刻ｔ８から時刻ｔ、まで２ページ目のデータの
書き込みが続けられる。２ページ目の書き込み中に１ペ
ージ目の印刷が実行され、これが終了して時刻ｔｏｏに
用紙が排出される。

ここで、上記２ページ目の書き込みの際行なわれたメモ
リクリアのための時間は、実質的に１ページ全体のクリ
アに要する時間であり、時刻ｔ０からｔ、までの間に行
なったメモリクリアと同一の時間となる。このメモリク
リア時間は、データの書き込み時間と比べて無視できな
い比較的長時間となるため、データ書き込み時間短縮化
のためには、何らかの対策が必要となる。

そこで、例えばり−ドモディファイライト方式と呼ばれ
る方式を採用し、画像メモリの読み出しと同時にメモリ
クリアすることも提案されている。しかし、メモリクリ
アのためのデータライト時間だけ、画像メモリへのアク
セス時間が長くなり、高速読み出しの妨げとなっていた
。特に、印刷画像の解像度が上がれば上がるほど大容量
の画像メモリが必要となり、メモリクリア時間が増大し
て、印刷速度が著しく低下するという問題があった。

本発明は以上の点に着目してなされたもので、不要な領
域のメモリクリア動作を除去し、印刷の高速化を図り、
更に画像メモリの不良を検査することも可能とした印刷
装置を提供することを目的とするものである。

（課題を解決するための手段） 本発明の印刷装置は、印刷用データを格納する画像メモ
リと、この画像メモリに印刷用データを書き込む印刷制
御部と、前記画像メモリから印刷用データを読み出しな
がら印刷を行なう印刷部と、画像メモリ検査のためのテ
ストモードの表示を行なうテストフラグレジスタとを有
し、前記印刷制御部は、印刷出力に対応させて仮想的に
設定された１ページ分の画像から成る仮想ページを、複
数のブロックに分割して、その各ブロック毎に、それが
空白データのみから成る空白ブロックか、有効データを
含む有効ブロックかを判定するブロック判定部と、前記
ブロック判定部の判定結果に基づいて、前記有効ブロッ
クのみを選択して、そのブロック単位で、前記画像メモ
リにデータの書き込みを行なうメモリブロック割り当て
制御部と、前記有効ブロックの前記仮想ページ中でのブ
ロックアドレスと、前記有効ブロックを書き込んだ前記
画像メモリのブロックアドレスとを対応付け、前記仮想
ページ中の各ブロックが前記有効ブロックか前記空白ブ
ロックかを識別するマツピングフラグを格納し、かつ、
前記画像メモリに書き込まれた有効ブロックの属する仮
想ページを識別するページ識別フラグを格納したアドレ
ス変換部とを設け、前記メモリブロック割り当て制御部
は、通常の印刷動作モードでは、印刷用データ書き込み
の際、前記有効ブロックを示すマツピングフラグをセッ
トすると共に、前記画像メモリの該当するブロックをク
リアした後、そのブロックへ前記有効ブロックのデータ
を書込むようにし、かつ、前記画像メモリから前記有効
ブロックのデータを読み出した後、前記マツピングフラ
グとページ識別フラグをリセットするよう動作し、テス
トモードでは、前記仮想ページの有効ブロックも空白ブ
ロックも全て画像メモリに書き込み、画像メモリ上のブ
ロックの相対位置と仮想ページ上のブロックの相対を一
致させるようページ識別フラグとマツピングフラグをセ
ットすると共に、前記画像メモリの該当するブロックを
クリアした後、そのブロックへ前記有効ブロックのデー
タを書込むようにし、かつ、前記画像メモリから前記有
効ブロックのデータを読み出した後、前記マツピングフ
ラグとページ識別フラグをリセットするよう動作するこ
とを特徴とするものである。

（作用） 以上の装置は、例えば１ページ分の容量の画像メモリを
持つ場合であっても、印刷用データの内容によっては数
ページ分のデータの格納が可能である。

通常の印刷動作モードにおいては、予めテストフラグレ
ジスタをクリアし、先ず、印刷すべき各ページ毎にそれ
ぞれプロセッサの側で仮想ベー、ジを設定する。

そして、この仮想ページを複数のブロックに分割する。

これらのブロックのうち、空白データのみからなる空白
ブロックを除外して、有効データを含む有効ブロックの
みを画像メモリに書き込むようにする。空白部分の多い
仮想ページについては、この有効ブロック数は非常に少
なくなる。

従って、１ページ分の画像メモリに対し数ページ分の仮
想ページの格納が可能になる。

このようにして有効データを画像メモリの所定のブロッ
クに格納し、あるいは画像メモリに格納されたデータを
読み出して印刷を行なうために、アドレス変換部が用意
されている。

印刷制御部において、メモリブロック割り当て制御部は
、各仮想ページの有効ブロックと空白ブロックとを識別
し、どの仮想ページの有効ブロックが画像メモリのどの
ブロックアドレスに格納されているかを表示する情報を
アドレス変換部に格納する。又、このアドレス変換部に
は、どの仮想ページのブロックが有効ブロックかを示す
マツピングフラグも格納される。

そして、このマツピングの際、画像メモリの該当するブ
ロックがその都度クリアされる。又、データ読み出し時
には、空白ブロック部分については印刷制御部が空白デ
ータを生成し、有効データのみ所定のタイミングで画像
メモリから読み出すようにする。この読み出し後は、マ
ツピングフラグ等をリセットする。

これにより、仮想ページに対応する印刷出力が得られる
。又、空白ブロックのメモリクリア動作が無くなるため
、クリア時間が短縮される。

一方、本発明の装置は、１ページ分の画像メモリに対し
て数ページ分の仮想ページの格納をしているため、画像
メモリ上のブロックの相対位置と、仮想ページ上のブロ
ックの相対位置とは、必ずしも一致していない、従って
、画像メモリの一部が故障の際に、印刷画像を見てもど
のメモリ素子が故障であるか判別しにくい。

そのため、本発明の装置は、画像メモリの不良゛を検査
するためのテストモードを設け、テストモードの際には
、プロセッサがテストフラグレジスタをセットしてテス
トモードの表示を行なう。

その後、テストのために印刷すべきページについてプロ
セッサの側で仮想ページを設定する。そして、その仮想
ページを複数のブロックに分割する。このテストモード
の時には、有効ブロックも空白ブロックも全て画像メモ
リに「き込む。こうして、画像メモリ上のブロックの相
対位置と、仮想ページ上のブロックの相対位置を一致さ
せると、印刷画像を見て、不良メモリ素子を容易に検査
することができる。

（実施例） 以下、本発明を実施例によって具体的に説明する。

〈装置の構成〉 第１図は、本発明の印刷装置の実施例を示すブロック図
である。この装置の全体構成は、第２図と同様のもので
あるが、この装置においては、図に示したような印刷制
御部４ｏによって、画像メモリ３０のデータの書き込み
と読み出しが制御される。

この装置には、印刷用データ６０を受は入れるブロック
判定部４１と、そのデータの画像メモリ３０への書き込
みアドレスを割り当てるメモリブロック割り当て制御部
４２と、ブロックアドレスを発生するアドレス発生部４
３と、所定のアドレス変換等を行なうアドレス変換部４
４と、画像メモリ３０への書き込みデータの入力あるい
はこれからの読み出しデータの出力経路を切り換える接
続切換回路４５と、印刷部５０とが設けられている。

また、この他に、画像メモリの不良を検査するためのテ
ストモードの際にセットされ、通常の印刷動作モードの
際リセットされる、テストフラグレジスタ６が設けられ
ている。

更に、テストモードの際に、メモリブロック割り当て制
御部４２の動作を切り換えるセレクタ７１が設けられて
いる。

く通常の印刷動作モード原理〉 本発明の装置の詳細な動作説明をする前に、先ず、第７
図を用いて本発明の装置の原理的な動作説明を行なう。

第７図において、この例は、２枚の仮想ベージの、■の
印刷が要求されている場合を示している。

先ず、ここで仮想ページ■と■とをそれぞれ複数のブロ
ック６２．６２’　に分割する。このブロックは、例え
ば１つが１２８Ｘ　１２Ｂビツト構成のブロックとする
。このようにして、仮想ページを複数のブロックに分割
すると、各ブロックはそれぞれ、空白データのみからな
る空白ブロック６２′と、有効データを含む有効ブロッ
ク６２とに分類される。そして、第１図に示した印刷制
御部４０は、画像メモリ３０に対し、各仮想ベージ■、
■の有効データを含む有効ブロック６２のみを書き込む
ようにする。このようにすれば、それぞれ仮想ページ■
、■のイメージはバラバラに分解されてしまうが、１ペ
ージ分の容量の画像メモリ３ｏに対し、２ページ分の有
効ブロック６２が十分余裕をもって格納されることにな
る。

このようにして、画像メモリ３０に印刷用データを書き
込んだ後、その第９図右側に示すような印刷出力■、■
を得るためには、仮想ベージ■の第１番目のブロック（
座標（ｘ、　ｙ）・（０，０）のブロック）が空白ブロ
ック６２′であるか否かを判断し、空白ブロックであれ
ば第１図のメモリブロック割り当て制御部４２が空白デ
ータを生成して印刷部５０に向けて出力し、有効ブロッ
ク６２であれば画像メモリ３０からその有効ブロックに
対応するデータを読み出して印刷部５０に出力するよう
にする。

これにより、仮想ページ■と■に対応する印刷出力■と
印刷出力■を再現することができる。

又、これにより仮想ベージ■の印刷出力■を印刷中に、
仮想ページ■の印刷用データの画像メモリ３０への書き
込みを並行して行なうことができ、処理の高速化を図る
ことができる。

ここで、画像メモリのクリア動作について考える。

従来の場合、仮想ページ■と画像メモリ３０の各ブロッ
クはｌ対ｌに対応しており、空白ブロックについても全
てメモリクリアを行なった後書き込みが実行されていた
。しかし、本発明においては、空白ブロックの書き込み
をしないため、その分のメモリクリア動作が省略される
。

即ち、本発明の装置は、画像メモリに有効ブロックのデ
ータの書き込みを行なう直前に、その該当するブロック
のメモリクリアを行なうようにし、メモリクリア動作の
減少を達成している。

〈各ブロックの構成〉 再び第１図に戻って、このような本発明の装置の具体的
な構成と動作を説明する。

第１図において、印刷用データ６０は、その仮想ベージ
６１について見た場合、多数のブロック６２に分割され
て構成されている。

書き込み動作を行なう場合そのデータは、１ワード（例
えば８ビツト）単位で、ブロック判定部４１と接続切換
回路４５とに入力する。ブロック判定部４１は、仮想ベ
ージ６１を構成する各ブロック６２が空白ブロックか有
効ブロックかを判定する回路である。即ち、ブロック判
定部４１に設けられた比較器４１ｂには、書き込みデー
タと基準値４１ａ（空白データのレベルに設定されたデ
ータ）とが入力する。そして、ｌブロック分のデータに
ついてこの比較を行なった後、その判定結果がメモリブ
ロック割り当て制御部４２に対して出力される。

メモリブロック割り当て制御部４２は、画像メモリ３０
へのデータの書き込み等を制御するマイクロプロセッサ
、又は、ＬＳＩ論理回路等から構成される回路である。

このメモリブロック割り当て制御部４２は、動作開始直
前にテストフラグレジスタ７０を参照する。通常の印刷
モードでは、テストフラグレジスタ７０はリセット状態
である。その確認後、比較器４１ｂの出力した判定結果
を基に、仮想ページ６１のブロックが全て空白データの
みからなる空白ブロックである場合、そのデータの画像
メモリ３０への書き込みを阻止する。又、その一方で、
有効データを含む有効ブロックの場合には、接続切り換
＾回路４５を介して、画像メモリ３０に入力する書き込
みデータを所定のアドレスに書き込むよう制御する。

アドレス発生部４３は、仮想ページ６１のデータを１ワ
ードずつ読み出すために、そのアドレスを発生しメモリ
ブロック割り当て制御部４２に出力する回路である。

アドレス変換部４４は、仮想ページ６１の全てのブロッ
クアドレスに対して、各ブロックが有効ブロックか空白
ブロックかを識別するマツピングフラグＴを対応付け、
かつ、有効ブロックの場合には、それを書き込んだ画像
メモリ３０のブロックアドレスＲＭを対応付けたアドレ
ス変換用メモリ４４ａを有している。このアドレス変換
用メモリ４４ａは、複数の仮想ページ分のフラグ等を格
納できる容量を備えている。又、この他に、画像メモリ
３０の全てのブロックアドレスに対して、そのブロック
アドレスにはどの仮想ページの有効ブロックが書き込ま
れているかを識別するページ識別フラグＰ　ｌ”　Ｐ　
ｘを格納した、空きブロック指示用メモリ４４ｂを備λ
ている。

メモリブロック割り当て制御部４２は、このアドレス変
換部４４を参照しながら、画像メモリ３０に第９図にお
いて説明した要領で、各仮想ページのデータを書き込み
、かつ、そのデータを接続切り換え回路４５を介して印
刷部５０に向けて読み出す装置である。

テストフラグレジスタ７０は、第２図に示すプロセッサ
４がテストモードを指示した場合にセットされて、その
状態を表示するレジスタである。

例えば、通常の印刷動作モードの場合は、フラグが立た
ず゛Ｏ′′状態を記憶しているが、テストモードの際に
は、プロセッサ４がフラグをセットし“１パ状態を記憶
している。尚、このフラグのセットは、第２図に示した
上位制御装置１によって行なわれる場合もある。

セレクタ７１は、メモリブロック割り当て制御部４２が
アドレス変換用メモリ４４ａに記憶させるために出力す
る画像メモリブロックアドレスを、テストフラグレジス
タ７０の内容に応じて切り換える選択回路である。テス
トフラグレジスタ７１のフラグが立っていないとき、即
ち通常の印刷動作モードの時には、メモリブロック割り
当て制御部４２が空きブロック指示用メモリ４４ｂによ
って得られた、画像メモリ３０の空きブロックアドレス
を選択してアドレス変換部４４に向は出力する。

一方、フラグが立っているとき、即ちテストモードの時
には、メモリブロック割り当て制御部４２から出力され
る仮想ページブロックアドレスに対応した画像メモリ３
ｏのブロックアドレスが選択される。

メモリブロック割り当て制御部４２は、テストフラグレ
ジスタ７０を調べてフラグが立っているとき、即ちテス
トモードのときには、比較器４１ｂの出力した判定結果
を無視し、仮想ページ６１のブロックが空白データのみ
の場合にも、そのデータの書き込みを行なうよう構成さ
れている。

印刷部５０は。第５図で説明したような機構のプリント
エンジンである。

く通常の印刷動作モード〉 以上の構成の本発明の印刷装置は次のように動作する。

先ず、アドレス発生部４３から仮想ページのアドレスが
発生されると、メモリブロック割り当て制御部４２はこ
のアドレス順に仮想ページ６１の最初のブロックのデー
タをワード単位で読み出し、ブロック判定部４１におい
て得られた判定結果に基づき、空白ブロックを構成する
データの場合には画像メモリ３ｏへの書き込みを行なわ
ず、有効ブロックを構成する場合には画像メモリ３０へ
の書き込みを行なう。読み出されたデータが有効ブロッ
クを構成するという判定結果が、メモリブロック割り当
て制御部４２に入力すると、メモリブロック割り当て制
御部４２はアドレス変換部４４のアドレス変換用メモリ
４４ａを参照する。

第８図に、アドレス変換部の詳細な動作説明図を示す。

図において、アドレス変換用メモリ４４ａに＼は、今、
仮想ページのブロックアドレスＶに対応して読み出され
たデータを含むブロックが、空白ブロックが有効ブロッ
クかを示すマツピングフラグＴと、そのブロックを書き
込む画像メモリ３゜のブロックアドレスＲＭとが格納さ
れている。有効ブロックを構成する最初のデータを画像
メモリ３０に格納する場合、マツピングフラグは初期値
ゼロであり、画像メモリ３０のブロックアドレスＲＭも
未定である。そこで、この場合には、マツピングフラグ
を１にセットし、画像メモリ３０のブロックアドレスＲ
Ｍにはセレクタ７１を通じて画像メモリ３０の最初のブ
ロックアドレスを書き込み、次いで、画像メモリ３０の
ブロックアドレスＲＭのブロックについてメモリクリア
を行なう。その後、上記１ワ一ド分のデータを画像メモ
リ３０のそのブロックアドレスに書き込む。

その１ワ一ド分のデータに続いて、仮想ページ６１から
連続して読み出される１ブロック分のデータは、全て同
一の有効ブロックに含まれる。

そして、その読み出しの都度マツピングフラグ゛Ｔを参
照した場合、それが１であって、マツピング済みである
ことを示すから、アドレス変換用メモリ４４ａに既に書
き込まれたブロックアドレスＲＭにそのデータを書き込
んでいく、尚、画像メモリ３０については、図示しない
アドレスポインタが設けられ、メモリクリアの際には、
１ワ一ド分のデータが書き込まれる毎にインクリメント
されて書き込みアドレスが制御されるものとする。

一方、画像メモリ３０の所定のブロックアドレスに仮想
ページ６１の所定の有効ブロックが書き込まれると、ア
ドレス変換部４４の空きブロック指示用メモリ４４ｂに
は、その画像メモリ３０の各ブロックアドレス毎に、ど
の仮想ページのデータが格納されたかを識別するために
、ページ識別フラグがセットされる。このページ識別フ
ラグは、マツピングフラグと同様に、マツピングされて
いれば１、マツピングされていなければゼロ、という内
容のものである。従って、画像メモリ３０の各ブロック
について、ページ識別フラグが全てゼロの場合には、な
にもマツピングされていないブロックであることが分り
、いずれかのページ識別フラグが１であれば既にマツピ
ングされたブロックであることが分る。新たに有効ブロ
ックを書き込むためには、画像メモリ中の空きとなって
いるブロックアドレスを定める場合、この空きブロック
指示用メモリ４４ｂを参照する。

このようにして、第１図のアドレス発生部４３が１ペー
ジ分のアドレスをメモリブロック割り当て制御部４２に
供給すると、１ページ分の仮想ページの画像メモリ３０
へのデータ書き込みが完了する。そして、続いて次の仮
想ページのデータの書き込みが行なわれる。

これと並行して、既に書き込まれたページの印刷を実行
することができる。この場合には、先ず、第１図のアド
レス発生部４３が、仮想ページ６１のラスク一方向（Ｘ
方向）にアドレスを発生させる。メモリブロック割り当
て制御部４２は、このアドレスを基にアドレス変換部４
４のアドレス変換用メモリ４４ａを参照する。

ここで、そのブロックアドレスに対応するマッピングフ
ラグＴが１であれば、それに対応する画像メモリ３０の
ブロックアドレスＲＭを参照して、画像メモリ３０から
その有効データを読み出し、接続切り換え回路４５を介
して印刷部５０に印刷用データを出力する。又、アドレ
ス変換用メモリ４４ａを参照し、そのマツピングフラグ
Ｔがゼロである場合には、メモリブロック割り当て制御
部４２が自ら空白データを生成し、これを接続切り換え
回路４５を介して印刷部５０に出力する。

このような動作を、１ブロック単位で順に実行すれば、
第７図に示したように、仮想ページ６１上のイメージを
印刷出力として再生することができる。読み出しが完了
すると、その仮想ページのマツピングフラグＴ及びペー
ジ識別フラグは全てリセット（ゼロクリア）され、次の
仮想ページの書き込みを可能にする。

〈通常の印刷動作モードフローチャート〉第９図は、本
発明の装置の、通常の印刷動作モードのデータ書き込み
動作を示すフローチャートである。

図において、書き込み動作が開始されると、最初のペー
ジの印刷前に、アドレス変換用メモリ４４ａのマツピン
グフラグＴ、及び空きブロック指示用メモリ４４ｂのペ
ージ識別フラグＰ１〜Ｐ８を“０”クリアしておく（ス
テップＳＬ）。

次に、仮想ページの読み出しが行なわれる（ステップＳ
２）、ここで、始めに読み出されたブロックが空白ブロ
ックか否かが判断される（ステップＳ３）。

一方、読み出されたブロックが空白ブロックでない場合
には、Ｔフラグが“１”か否かが判断される（ステップ
Ｓ４）。該当ブロックの最初のデータが書き込まれる段
階では、このＴフラグが“Ｏ”であるから、アドレス変
換用メモリの該当仮想ページのブロックのＴフラグを“
１”にする（ステップＳ５）。そして、空きブロック指
示用メモリを参照し、画像メモリの書き込み対象のブロ
ックアドレスを決定して、Ｐフラグを１にする（ステッ
プＳ６）。

次に、アドレス変換用メモリに該当するブロックアドレ
スＲＭをセレクタ７１を通じて書き込む（ステップＳ７
）。ここで、データの書き込みの前に、画像メモリの該
当ブロックを１ブロック分クリアする（ステップＳ８）
。そして、画像メモリの該当ブロックへ仮想ページのデ
ータを書き込む（ステップＳ９）。その後、仮想ページ
１ページ分の書き込み動作が終了したか否かが判断され
る（ステップ５ＩＯ）。１ページ分が終了していなけれ
ばステップＳ１に戻る。又、有効ブロックの最初のデー
タの書き込みがされた後はＴフラグが°°１゛であるか
ら、ステップＳ４において直接ステップＳ９に移行し、
次のデータを画像メモリの該当ブロックへ重ね書きして
いく。再び、新たな有効ブロックの最初のデータの書き
込みを行なうときは、ステップＳ４から８５へ移行する
ことになる。

書き込み動作は以上のようにして実行される。

第１０図は、データ読み出し動作を示すフローチャート
である。

読み出し動作が開始されると、アドレス変換用メモリの
マツピングフラグＴが始めに参照される（ステップＳＬ
）。ここで、Ｔフラグが“ｏ°゛か否かが判断される（
ステップＳ２）。Ｔフラグが“Ｏ”の場合には、そのブ
ロックは空白ブロックであるから、空白データを１ブロ
ック分出力する（ステップＳ３）。一方、Ｔフラグが“
Ｏ”でない場合には有効ブロックであるから、該当する
ブロックアドレスＲＭを参照する（ステップＳ４）、そ
して、画像メモリからそのアドレスの有効ブロックを１
ブロック分読み出す（ステップＳ５）。その後、１ペー
ジ分の読み出しが全て終了したか否かが判断され（ステ
ップｓ６）、未終了の場合にはステップＳ１に戻り、終
了した場合にはステップＳ７に移行する。１ページ分の
読み出しが終了すると、その読み出された仮想ページに
該当するアドレス変換用メモリのＴフラグが全てリセッ
トされる。又、空きブロック指示用メモリにおいてその
仮想ページに該当するＴフラグが全てリセットされる（
ステップＳ８）。

即ち、このように読み出し段階においては、画像メモリ
のクリアが行なわれない。

第１１図には、実際の仮想ページの構成例を２種示した
。

同図（ａ）には、８０のブロックから成る仮想ページが
示されており、そのうちハツチングを付した３４のブロ
ックが有効ブロック６２で、その他のブロックが空白ブ
ロック６２′とされている。一方、同図（ｂ）に示した
仮想ページは８０のブロックから構成されており、その
うち１１のブロックが有効ブロック６２であり、残りの
ブロックが空白ブロック６２′とされている。

このような、２種の仮想ページの印刷を行なった場合、
メモリクリア時間は次のようになる。

第１２図は、メモリクリア時間を比較したグラフである
。

図において、グラフ最上段に示したのは、従来方法によ
るメモリクリアの合計時間であり、その時間はｔ３にな
っている。ところが、本発明を実施した場合、第１１図
（ａ）の仮想ページは、第１２図のようにより短い時間
ｔ２でメモリクリアがされる。又、第１１図（ｂ）に示
した仮想ページは、第１２図に示したように更に短い時
間ｔ１でメモリクリアされる。

このように、本発明の装置においては、画像メモリのメ
モリクリアは有効ブロックの書き込みの際、その有効ブ
ロック分についてのみ行なわれるため、有効ブロックの
占める割り合いに応じてメモリクリア時間が減少する。

従って、有効ブロックの少ない仮想ページについては、
メモリクリア時間が大幅に短縮される。

〈テストモードのデータ書込み動作〉 次に、テストモードで、テストフラグレジスタ７０が“
１”にセットされている状態について説明する。

テストモードの際には、通常印刷の場合とは異なり、空
きブロック指示用メモリ４４ｂのページ識別フラグを、
予め画像メモリ３０の１ページ分に必要な容量分セット
しておく。

先ず、アドレス発生部４３から仮想ページのアドレスが
発生されると、メモリブロック割り当て制御部４２は、
このアドレス順に仮想ページ６１の最初のブロックのデ
ータをワード単位で読み出し、ブロック判定部４１にお
いて得られた判定結果には関係なく、空白ブロックを構
成するデータの場合でも全て画像メモリ３０へ書き込み
を行なう。

読み出され°たデータがメモリブロック割り当て制御部
４２に入力されると、メモリブロック割り当て制御部４
２は、アドレス変換部４４のアドレス変換用メモリ４４
ａを参照する。しかし、ブロックを構成する最初のデー
タを画像メモリ３０に格納する場合、マツピングフラグ
は初期値ゼロであり、画像メモリ３０のブロックアドレ
スＲＭも未定である。そこで、この場合には、マツピン
グフラグを“１“にセットし、画像メモリ３０のブロッ
クアドレスＲＭとして、仮想ページブロックアドレスと
画像メモリ３０とが１対１の対応となるように、仮想ペ
ージブロックアドレスにあるオフセット値を加えたアド
レスを、セレクタ７１を通して書き込み、次いで画像メ
モリ３０のブロックアドレスＲＭのブロックについてメ
モリクリアを行なう。その後、上記１ワ一ド分のデータ
を画像メモリ３０のそのブロックアドレスに書き込む。

同一のブロックに含まれるアドレスの書き込みの際には
、マツピングフラグＴを参照すると、それが“１”であ
ってマツピング済みであることを示すから、アドレス変
換用メモリ４４ａに既に書き込まれたブロックアドレス
ＲＭにそのデータを書き込んでいく。

本動作を、フローチャートにすると次のようになる。

第１３図はテストモードのデータ書込み動作フローチャ
ートである。

図において、書き込み動作が開始されると、最初のペー
ジの印刷前に、アドレス変換用メモリ４４ａのマツピン
グフラグＴ、及び空きブロック指示用メモリ４４ｂのペ
ージ識別フラグＰ、〜Ｐ８を“０”クリアしておく（ス
テップＳ１）。

次に、印刷する仮想ページ容量分の空きブロック指示用
メモリのＰフラグを１にセットする（ステップＳ２）。

その後、仮想ページの読み出しが行なわれる（ステップ
Ｓ３）。

さらにＴフラグが“１”か否かが判断される（ステップ
Ｓ４）。該当ブロックの最初のデータが書き込まれる段
階では、このＴフラグが“０”であるから、アドレス変
換用メモリの該当仮想ページのブロックのＴフラグを“
ｌ”にする（ステップＳ５）、そして、仮想ブロックア
ドレスに画像メモリを１対１に対応するようなオフセッ
トを加算し、書込みブロックを決定する（ステップＳ６
）。

次に、アドレス変換用メモリに該当するブロックアドレ
スＲＭをセレクタ７１を通じて書き込む（ステップＳ７
）。ここで、データの書き込みの前に、画像メモリの該
当ブロックを１ブロック分クリアする（ステップＳ８）
。そして、画像メモリの該当ブロックへ仮想ページのデ
ータを書き込む（ステップＳ９）。その後、仮想ベージ
１ベージ分の書き込み動作が終了したか否かが判断され
る（ステップ５ＩＯ）。１ページ分が終了していなけれ
ばステップＳ１に戻る。

データ読み出し動作に関しては、テストフラグレジスタ
がｌ”のときも、“０”のときと同じ動作となる。但し
、第１０図に示すステップＳ２において、Ｔフラグは、
全てＴ＝１となっているのでステップＳ３の処理を行な
うことはなくなる。

このように、本発明の装置においては、テストモードに
おいて、仮想ページと画像メモリを１対１に対応させて
印刷することが可能となるので、画像メモリのテストを
容易に行なうことが可能となる。

本発明は以上の実施例に限定されない。

印刷部の構成は電子写真のみならず、サーマルプリンタ
方式、ワイヤドツト方式等いずれの方式のものでもよい
。又、印刷制御部は、同様の性能を持つ種々の回路にお
きかえて差し支えない。

（発明の効果） 以上説明した本発明の印刷装置によれば、印刷用データ
に対応する仮想ページの有効ブロックに該当する部分だ
け、画像メモリのクリアを行なうようにしたので、従来
に比べて無用なりリア動作を大幅に省略でき、印刷速度
の高速化を図ることができる。

更に、テストモードにおいては、仮想ページ上のブロッ
クの相対位置と画像メモリ上のブロックの相対位置を一
致させるので、画像メモリの検査も容易に行なえる効果
がある。

【図面の簡単な説明】

第１図は本発明の印刷装置の実施例を示すブロック図、
第２図は従来の印刷装置のブロック図、第３図は従来の
画像メモリからの印刷出力の読み出し制御を説明する概
念図、第４図は従来の画像メモリからの印刷出力の読み
出し動作の具体例を説明する説明図、第５図はそのプリ
ントエンジンの動作説明図、第６図は従来の画像メモリ
の書き込み読み出しタイミングを説明するタイムチャー
ト、第７図は本発明の印刷装置の動作原理を説明する説
明図、第８図は本発明の装置のアドレス変換部の詳細な
動作説明図、第９図は本発明の装置の通常の印刷動作モ
ードにおける書き込み動作を説明するフローチャート、
第１０図は本発明の装置のデータ読み出し動作を説明す
るフローチャート、第１１図は仮想ページの構成例を示
す説明図、第１２図はその仮想ページを印刷した場合の
メモリクリア時間を比較したグラフ、第１３図はテスト
モードにおける書き込み動作を説明するフローチャート
である。 ３０・・・画像メモリ、４０・・・印刷制御部、４１・
・・ブロック判定部、 ４２・・・メモリブロック割り当て制御部、４３・・・
アドレス発生部、 ４４・・・アドレス変換部、 ４４ａ・・・アドレス変換用メモリ、 ４４ｂ・・・空きブロック指示用メモリ、４５・・・接
続切換回路、５０・・・印刷部、６０・・・印刷用デー
タ、６１・・・仮想ページ、６２・・・ブロック、７０
・・・テストフラグレジスタ、７１・・・セレクタ、Ｔ
・・・マツピングフラグ、ＲＭ・・・画像メモリブロッ
クアドレス、Ｐｌ、Ｐ２・・Ｐｘ・・・ページ識別フラ
グ。 口１８メモリ 印Ｍ出力 通常の印、刷動外モートリデータ書き込み動作第９図 データａ÷出し動作フローチャ ト 第１０図 手続補正書動式）

Claims (1)

1. 【特許請求の範囲】 印刷用データを格納する画像メモリと、 この画像メモリに印刷用データを書き込む印刷制御部と
   、 前記画像メモリから印刷用データを読み出しながら印刷
   を行なう印刷部と、 画像メモリ検査のためのテストモードの表示を行なうテ
   ストフラグレジスタとを有し、 前記印刷制御部は、 印刷出力に対応させて仮想的に設定された１ページ分の
   画像から成る仮想ページを、複数のブロックに分割して
   、その各ブロック毎に、それが空白データのみから成る
   空白ブロックか、有効データを含む有効ブロックかを判
   定するブロック判定部と、 前記ブロック判定部の判定結果に基づいて、前記有効ブ
   ロックのみを選択して、そのブロック単位で、前記画像
   メモリにデータの書き込みを行なうメモリブロック割り
   当て制御部と、 前記有効ブロックの前記仮想ページ中でのブロックアド
   レスと、前記有効ブロックを書き込んだ前記画像メモリ
   のブロックアドレスとを対応付け、前記仮想ページ中の
   各ブロックが前記有効ブロックか前記空白ブロックかを
   識別するマッピングフラグを格納し、かつ、前記画像メ
   モリに書き込まれた有効ブロックの属する仮想ページを
   識別するページ識別フラグを格納したアドレス変換部と
   を設け、 前記メモリブロック割り当て制御部は、 通常の印刷動作モードでは、 印刷用データ書き込みの際、前記有効ブロックを示すマ
   ッピングフラグをセットすると共に、前記画像メモリの
   該当するブロックをクリアした後、そのブロックへ前記
   有効ブロックのデータを書込むようにし、かつ、前記画
   像メモリから前記有効ブロックのデータを読み出した後
   、前記マッピングフラグとページ識別フラグをリセット
   するよう動作し、 テストモードでは、 前記仮想ページの有効ブロックも空白ブロックも全て画
   像メモリに書き込み、画像メモリ上のブロックの相対位
   置と仮想ページ上のブロックの相対を一致させるようペ
   ージ識別フラグとマツピングフラグをセットすると共に
   、前記画像メモリの該当するブロックをクリアした後、
   そのブロックへ前記有効ブロックのデータを書込むよう
   にし、かつ、前記画像メモリから前記有効ブロックのデ
   ータを読み出した後、前記マツピングフラグとページ識
   別フラグをリセットするよう動作することを特徴とする
   印刷装置。