JPH02281660A - 縦型絶縁ゲート電導度変調型トランジスタ - Google Patents
縦型絶縁ゲート電導度変調型トランジスタInfo
- Publication number
- JPH02281660A JPH02281660A JP1102412A JP10241289A JPH02281660A JP H02281660 A JPH02281660 A JP H02281660A JP 1102412 A JP1102412 A JP 1102412A JP 10241289 A JP10241289 A JP 10241289A JP H02281660 A JPH02281660 A JP H02281660A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- insulated gate
- drain
- vertical insulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 239000000969 carrier Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は縦型絶縁ゲート電導度変調型トランジスタに関
する。
する。
第２図は従来の縦型絶縁ゲート電導度変調型トランジス
タの一例の断面図である。
タの一例の断面図である。
Ｐ＋ドレイン領域８の上にＮ＋ドレイン領域１１、Ｎ−
ドレイン領域１１を積層形成し、Ｎ−ドレイン領域１１
にＰ＋ベース領域２を形成し、この中にＮ＋ソース領域
３を形成する。表面にゲート絶縁膜４を介してゲート電
極５を設け、眉間絶縁Ｍ６で覆った後、ソース電ｉ７を
設ける。また裏面にドレイン電極１０を設ける。
ドレイン領域１１を積層形成し、Ｎ−ドレイン領域１１
にＰ＋ベース領域２を形成し、この中にＮ＋ソース領域
３を形成する。表面にゲート絶縁膜４を介してゲート電
極５を設け、眉間絶縁Ｍ６で覆った後、ソース電ｉ７を
設ける。また裏面にドレイン電極１０を設ける。
このトランジスタにおいて、Ｎ＋ドレイン領域１１は、
Ｐ＋ドレイン領域８がらＮ−ドレイン領域１へ注入され
る少数キャリアの注入効率を低下させる作用をし、これ
によりターンオフ時間を短くするのである。
Ｐ＋ドレイン領域８がらＮ−ドレイン領域１へ注入され
る少数キャリアの注入効率を低下させる作用をし、これ
によりターンオフ時間を短くするのである。
上述した従来の縦型絶縁ゲート電導度変調型トランジス
タでは、ターンオフ時間は少数キャリアの注入効率を低
下させることで短くできるが少数キャリアの注入効率は
Ｐ＋ドレイン領域８とＮ＋ドレイン領域１１の濃度比で
決まり、かつＰ＋ドレイン領域８はドレイン電極１０と
オーミック接触をしなければならないため不純物濃度に
制約があり、少数キャリアの注入効率を最適に選択する
ことは難しく、またＰ＋ドレイン領域８とＮ＋ドレイン
領域１１は裏面に全面に形成されるため、選択的に少数
キャリアの注入効率を設計できず、少数キャリア電流の
集中しやすいチップ中央部では、発熱のため注入効率が
高くなり、さらに少数キャリア電流が増え、熱暴走しや
すい、ターンオフ時間が長くなるという欠点があった。
タでは、ターンオフ時間は少数キャリアの注入効率を低
下させることで短くできるが少数キャリアの注入効率は
Ｐ＋ドレイン領域８とＮ＋ドレイン領域１１の濃度比で
決まり、かつＰ＋ドレイン領域８はドレイン電極１０と
オーミック接触をしなければならないため不純物濃度に
制約があり、少数キャリアの注入効率を最適に選択する
ことは難しく、またＰ＋ドレイン領域８とＮ＋ドレイン
領域１１は裏面に全面に形成されるため、選択的に少数
キャリアの注入効率を設計できず、少数キャリア電流の
集中しやすいチップ中央部では、発熱のため注入効率が
高くなり、さらに少数キャリア電流が増え、熱暴走しや
すい、ターンオフ時間が長くなるという欠点があった。
本発明は、ドレイン領域となる一導電型半導体基板の表
面に選択的に形成された逆導電型ベース領域と、該ベー
ス領域内に形成された一導電型ソース領域と、前記ベー
ス領域とソース領域とで形成されるチャネル領域上にゲ
ート絶縁膜を介して設けられたゲート電極と、前記半導
体基板裏面に形成されたドレイン電極とを有する縦型絶
縁ゲート電導度変調型トランジスタにおいて、前記半導
体基板裏面に前記ドレイン電極とオーミック接触する逆
導電型領域と前記ドレイン電極とショットキー接触する
一導電型領域とを設けたことを特徴とする。
面に選択的に形成された逆導電型ベース領域と、該ベー
ス領域内に形成された一導電型ソース領域と、前記ベー
ス領域とソース領域とで形成されるチャネル領域上にゲ
ート絶縁膜を介して設けられたゲート電極と、前記半導
体基板裏面に形成されたドレイン電極とを有する縦型絶
縁ゲート電導度変調型トランジスタにおいて、前記半導
体基板裏面に前記ドレイン電極とオーミック接触する逆
導電型領域と前記ドレイン電極とショットキー接触する
一導電型領域とを設けたことを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の断面図である。
Ｎ−ドレイン領域１の表面には選択的にＰ＋ベース領域
２を形成する。このＰ＋ベース領域２にＮ＋ソース領域
３を選択的に形成する。チャネル領域２１上にゲート絶
縁膜４を介してゲート電極５を形成する。ゲート電極５
を層間絶縁膜６で覆って絶縁し、ソース電極７を設ける
。裏面にはドレイン電極１０とオーミック接触しＮ−ド
レイン領域１に少数キャリアを注入するＰ＋ドレイン領
域８とドレイン電極１０とショットキー接触するＮ領域
９を形成する。
２を形成する。このＰ＋ベース領域２にＮ＋ソース領域
３を選択的に形成する。チャネル領域２１上にゲート絶
縁膜４を介してゲート電極５を形成する。ゲート電極５
を層間絶縁膜６で覆って絶縁し、ソース電極７を設ける
。裏面にはドレイン電極１０とオーミック接触しＮ−ド
レイン領域１に少数キャリアを注入するＰ＋ドレイン領
域８とドレイン電極１０とショットキー接触するＮ領域
９を形成する。
このように、Ｐ＋ドレイン領域８とＮ領域９を選択的に
形成すると、Ｎ−ドレイン領域１に注入される少数キャ
リアの注入効率はＰ＋ドレイン領域８とＮ領域９の面積
比により決まり、Ｎ領域９の面積比が大きいほど少数キ
ャリアの注入効率は低下゛する。また、Ｎ−ドレイン領
域１がドレイン電極１０とショットキー接触する場合は
、Ｎ領域９は形成する必要がない。
形成すると、Ｎ−ドレイン領域１に注入される少数キャ
リアの注入効率はＰ＋ドレイン領域８とＮ領域９の面積
比により決まり、Ｎ領域９の面積比が大きいほど少数キ
ャリアの注入効率は低下゛する。また、Ｎ−ドレイン領
域１がドレイン電極１０とショットキー接触する場合は
、Ｎ領域９は形成する必要がない。
上記実施例はＰチャネルの場合で説明したが、すべての
極性を逆にしても同様の効果を有するトランジスタが得
られることはもちろんである。
極性を逆にしても同様の効果を有するトランジスタが得
られることはもちろんである。
以上説明したように、本発明は、ドレイン領域にドレイ
ン電極とショットキー接触するＮ領域を形成することに
よりターンオフ時間を短かくするための少数キャリアの
注入効率低下をＮ領域の面積比率で制御できるという効
果を有する。
ン電極とショットキー接触するＮ領域を形成することに
よりターンオフ時間を短かくするための少数キャリアの
注入効率低下をＮ領域の面積比率で制御できるという効
果を有する。
また、Ｎ領域はチップ裏面の任意の場所に形成できるた
め電流集中を起こしやすいチップ中央部に形成するなど
して熱暴走を抑えるという効果も有する。
め電流集中を起こしやすいチップ中央部に形成するなど
して熱暴走を抑えるという効果も有する。
第１図は本発明の一実施例の断面図、第２図は従来の縦
型絶縁ゲート電導度変調型トランジスタの一例の断面図
である。 １・・・Ｎ−ドレイン領域、２・・・Ｐ＋ベース領域、
３・・・Ｎ＋ソース領域、４・・・ゲート絶縁膜、５・
・・ゲート電極、６・・・層間絶縁膜、７・・・ソース
電極、８・・・Ｐ＋ドレイン領域、９・・・Ｎ領域、１
ｏ・・・ドレイン領域、１１・・・Ｎ＋ドレイン領域、
２１・・・チャネル領域。 代理人 弁理士 内 原 晋
型絶縁ゲート電導度変調型トランジスタの一例の断面図
である。 １・・・Ｎ−ドレイン領域、２・・・Ｐ＋ベース領域、
３・・・Ｎ＋ソース領域、４・・・ゲート絶縁膜、５・
・・ゲート電極、６・・・層間絶縁膜、７・・・ソース
電極、８・・・Ｐ＋ドレイン領域、９・・・Ｎ領域、１
ｏ・・・ドレイン領域、１１・・・Ｎ＋ドレイン領域、
２１・・・チャネル領域。 代理人 弁理士 内 原 晋
Claims (1)
- ドレイン領域となる一導電型半導体基板の表面に選択的
に形成された逆導電型ベース領域と、該ベース領域内に
形成された一導電型ソース領域と、前記ベース領域とソ
ース領域とで形成されるチャネル領域上にゲート絶縁膜
を介して設けられたゲート電極と、前記半導体基板裏面
に形成されたドレイン電極とを有する縦型絶縁ゲート電
導度変調型トランジスタにおいて、前記半導体基板裏面
に前記ドレイン電極とオーミック接触する逆導電型領域
と前記ドレイン電極とショットキー接触する一導電型領
域とを設けたことを特徴とする縦型絶縁ゲート電導度変
調型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102412A JPH02281660A (ja) | 1989-04-21 | 1989-04-21 | 縦型絶縁ゲート電導度変調型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102412A JPH02281660A (ja) | 1989-04-21 | 1989-04-21 | 縦型絶縁ゲート電導度変調型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02281660A true JPH02281660A (ja) | 1990-11-19 |
Family
ID=14326729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1102412A Pending JPH02281660A (ja) | 1989-04-21 | 1989-04-21 | 縦型絶縁ゲート電導度変調型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02281660A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155677A (ja) * | 1989-08-19 | 1991-07-03 | Fuji Electric Co Ltd | 伝導度変調型ｍｏｓｆｅｔ |
| JPH04180680A (ja) * | 1990-02-15 | 1992-06-26 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
-
1989
- 1989-04-21 JP JP1102412A patent/JPH02281660A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155677A (ja) * | 1989-08-19 | 1991-07-03 | Fuji Electric Co Ltd | 伝導度変調型ｍｏｓｆｅｔ |
| JPH04180680A (ja) * | 1990-02-15 | 1992-06-26 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6051850A (en) | Insulated gate bipolar junction transistors having built-in freewheeling diodes therein | |
| JPH0396282A (ja) | 絶縁ゲート型半導体装置 | |
| JP2635828B2 (ja) | 半導体装置 | |
| EP0111804A1 (en) | Bidirectional insulated-gate rectifier structures and method of operation | |
| KR940022887A (ko) | 절연게이트형 바이폴라 트랜지스터 | |
| US4881119A (en) | Semiconductor devices | |
| JPS6182477A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS5839065A (ja) | 電力用ｍｏｓ電界効果トランジスタ | |
| JPS5921070A (ja) | 半導体装置 | |
| JPS6180860A (ja) | パワ−ｍｏｓｆｅｔ | |
| JPH02281660A (ja) | 縦型絶縁ゲート電導度変調型トランジスタ | |
| CA1279409C (en) | Composite semiconductor device | |
| JPH03129764A (ja) | 半導体装置 | |
| JPH01215067A (ja) | 縦型絶縁ゲート電解効果トランジスタ | |
| JPH04125972A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP3111725B2 (ja) | デュアルゲート半導体装置 | |
| US7235825B2 (en) | IGBT with injection regions between MOSFET cells | |
| JPH02309676A (ja) | 逆導通形インシュレティッドゲートバイポーラトランジスタ | |
| JPS594077A (ja) | 電界効果トランジスタ | |
| JPS63164473A (ja) | 半導体装置 | |
| KR900005596A (ko) | 반도체 소자 및 횡 절연-게이트 바이폴라 트랜지스터 소자 | |
| JPH01111378A (ja) | 縦型ｍｏｓ ｆｅｔ | |
| JPH042169A (ja) | 横形伝導度変調型半導体装置 | |
| JP2724204B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH02128474A (ja) | 電界効果トランジスタ |