JPH0228849A - メモリ装置 - Google Patents

メモリ装置

Info

Publication number
JPH0228849A
JPH0228849A JP63179542A JP17954288A JPH0228849A JP H0228849 A JPH0228849 A JP H0228849A JP 63179542 A JP63179542 A JP 63179542A JP 17954288 A JP17954288 A JP 17954288A JP H0228849 A JPH0228849 A JP H0228849A
Authority
JP
Japan
Prior art keywords
address
ibp
ram
register
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63179542A
Other languages
English (en)
Inventor
Ichiro Yamane
一郎 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63179542A priority Critical patent/JPH0228849A/ja
Publication of JPH0228849A publication Critical patent/JPH0228849A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロプロセッサ等で、メモリ空間を決定
する際、システムの規模、ＲＯＭ、ＲＡＭの大きさに応
じて自由にメモリ空間を再配置できるメモリ装置に関す
るものである。
従来の技術 従来、マイクロプロセッサにおいて、メモリ空間は第３
図に示すようにハードウェア決定時に固定されており、
後に、ＲＯＭやＲＡＭの拡張が必要となった際、メモリ
空間の再配置を行う必要があった。この際、それまで構
成されていたハードウェアは再度作り直さねばならず、
また、ソフトウェアも新しいメモリアップにあわせて作
成し直す必要があった。
また、メモリ管理ユニット（以下ＭＭＵと略す）を用い
てメモリ空間を自由に設定することも可能である。しか
し、ＭＭＵ自体のハードウェアは相当大きなものであり
、簡単に実現することは難しく、また実現したとしても
多くの初期設定を必要とした。
発明が解決しようとする課題 上記従来の方式ではメモリ空間が決定されているために
ＲＯＭ、ＲＡＭの拡張性に乏しく、プログラムをシステ
ムの大きさにあわせていく必要があった。
また、ＭＭＵを用いた場合、ハードウェアが大きいため
にコスト面等から問題があった。
課題を解決するための手段 この目的を達成するために、本発明では入出力ベースポ
インタまたは設定可能なレジスタとアドレスから上記レ
ジスタの内容を減する減算器とを持ち、その減算された
値を新しいアドレスとして、各周辺回路、メモリ回路等
を配置することができるようにしたものである。
作用 このようにすれば、簡単な初期設定を行うだけで、シス
テムの大きさに応じて自由にメモリ空間を決定できる。
実施例 以下、本発明の実施例について図面を参照しながら説明
する。
第１図は、本発明の一実施例における構成ブロック図で
ある。
この図で、１は入出力ベースポインタ（ＩｌｏＢＰまた
はＩＢＰ）としての設定可能なレジスタ（以下ＩＢＰと
略す）であり、２はアドレスからＩＢＰＩの値を減する
減算器であり、ｌ１０３゜レジスタファイル４．ＲＡＭ
５は減算された値を新しいアドレスとして、メモリ空間
に配置されている。また、ＲＯＭ６はアドレスに直接配
置されている。
まず、初期設定として、ＩＢＰＩに任意のアドレスが設
定される。この時のメモリマツプの一例を第２図に示す
。ＲＯＭ６は、ＩＢＰに全く関係なく、アドレスＯより
配置され、ｌ１０３．レジスタファイル４．ＲＡＭ５は
ＩＢＰＩの値を中心に配置されている。
いまここで、ＲＯＭが大きくなったために、現在のメモ
リマツプではＲＡＭとアドレスが重なってしまう場合が
生したとする。するとＩＢＰＩの値を現在よりも大きく
することによって十分なメモリ空間がとれるので解決で
きる。また、ＲＡＭが大きくなったときも同様である。
しかも、このメモリマツプ例では、ＲＯＭ６．ＲＡＭ５
．レジスタファイル４．ｌ１０３をすべてアドレスＯか
ら連続的に配置することも可能であり、不用な上位アド
レスビットを未使用にすることも可能である。例えば６
４にバイトに収まった場合は下位１６ビツトのアドレス
だけを用いればよい。
また、ＩＢＰＩをレジスタとして参照できるようにする
ことによって、ｌ１０３．レジスタファイル４等をＩＢ
ＰＩ相対でプログラムを作成することができ、これによ
って上記ＩＢＰＩの値の変更によるプログラムの変更は
全く不要とすることができる。
発明の効果 以上のように本発明は、１つのレジスタと１つの減算器
を設けることによって、システムの規模に応じて自由な
メモリ空間を設定でき、再配置の必要が生じた際もプロ
グラムの変更は全（不要にすることができる。
【図面の簡単な説明】
１・・・・・・設定可能なレジスタＴＢＰ、２・・・・
・・アドレスからＩＢＰの値を減する減算器、３・・・
・・・Ｉｌｏ、４・・・・・・レジスタファイル、５・
・・・・・ＲＡＭ、６・・・・・・ＲＯＭ。

Claims (1)

    【特許請求の範囲】
  1. 入出力ベースポインタまたは設定可能なレジスタと、ア
    ドレスから上記レジスタの内容を減算する減算器とを持
    ち、その減算された値を、新しいアドレスとして各周辺
    回路、メモリ回路を配置することのできるメモリ装置。
JP63179542A 1988-07-19 1988-07-19 メモリ装置 Pending JPH0228849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63179542A JPH0228849A (ja) 1988-07-19 1988-07-19 メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63179542A JPH0228849A (ja) 1988-07-19 1988-07-19 メモリ装置

Publications (1)

Publication Number Publication Date
JPH0228849A true JPH0228849A (ja) 1990-01-30

Family

ID=16067571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63179542A Pending JPH0228849A (ja) 1988-07-19 1988-07-19 メモリ装置

Country Status (1)

Country Link
JP (1) JPH0228849A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020125457A (ja) * 2019-02-01 2020-08-20 ハンコック タイヤ アンド テクノロジー カンパニー リミテッドＨａｎｋｏｏｋ Ｔｉｒｅ ＆ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． 接着組成物及びこれを用いた非空気入りタイヤの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245259A (ja) * 1985-04-23 1986-10-31 Nec Corp アドレス制御回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245259A (ja) * 1985-04-23 1986-10-31 Nec Corp アドレス制御回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020125457A (ja) * 2019-02-01 2020-08-20 ハンコック タイヤ アンド テクノロジー カンパニー リミテッドＨａｎｋｏｏｋ Ｔｉｒｅ ＆ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． 接着組成物及びこれを用いた非空気入りタイヤの製造方法
US11814551B2 (en) 2019-02-01 2023-11-14 Hankook Tire & Technology Co., Ltd. Adhesive composition and method of manufacturing nonpneumatic tire by using same

Similar Documents

Publication Publication Date Title
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
KR920010431A (ko) 정보처리장치 및 이를 이용한 정보처리방법
KR960035290A (ko) 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치
JPH0228849A (ja) メモリ装置
JPH021014A (ja) 電子機器
JPS60160443A (ja) デ−タ処理装置
KR930022207A (ko) 마스터/슬레이브 메모리 공유장치와 공유 제어방법
JPH03163630A (ja) プロセッサのスタック制御方法
KR0161477B1 (ko) 24bpp 모드에서의 메모리 매핑 방법
JP2814849B2 (ja) 通信制御装置
JPS6347847A (ja) 情報処理装置
JP3040828U (ja) Ｒｏｍを実装したボードコンピュータ
JPH01230134A (ja) 情報処理装置
JPS602708B2 (ja) 単一チツプ・コンピユ−タのアドレス指定方式
JPS649526A (en) Branching control system for microcomputer
JPS60214040A (ja) デ−タ処理装置
JPS6310254A (ja) 情報処理装置
JPS6041133A (ja) 制御プログラム修正方式
JPS5998254A (ja) アドレス回路
JPS638846A (ja) 画像メモリ制御装置
JPH0545169B2 (ja)
JPH04242465A (ja) Ｄｍａアドレス制御方式
JPH01173092A (ja) 可変拡張機能を有するキャラクタディスプレイ装置
JPS6112305B2 (ja)
JPS60214039A (ja) デ−タ処理装置