JPH0228990A - 半導体装置の実装方式 - Google Patents
半導体装置の実装方式Info
- Publication number
- JPH0228990A JPH0228990A JP17811788A JP17811788A JPH0228990A JP H0228990 A JPH0228990 A JP H0228990A JP 17811788 A JP17811788 A JP 17811788A JP 17811788 A JP17811788 A JP 17811788A JP H0228990 A JPH0228990 A JP H0228990A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- wiring board
- wiring pattern
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、下面にリードピンをマトリックス状に配列し
たピングリッドアレイと呼ばれる半導体装置の実装方式
に関するものである。
たピングリッドアレイと呼ばれる半導体装置の実装方式
に関するものである。
［従来の技術］
近時、電子機器の小型化、薄形化等の要請と、高機能化
、多様化によるＩ１０端子の増大に伴って、半導体装置
は益々多端子化しており、例えば、外径２８ｍｍ Ｘ
２８ｍｍ、厚さ３．６關の半導体装置において、端子の
数は１６０本、各端子の幅は３００ ｗｎ、各端子の間
隔が６５０−程度のものが使用されている。
、多様化によるＩ１０端子の増大に伴って、半導体装置
は益々多端子化しており、例えば、外径２８ｍｍ Ｘ
２８ｍｍ、厚さ３．６關の半導体装置において、端子の
数は１６０本、各端子の幅は３００ ｗｎ、各端子の間
隔が６５０−程度のものが使用されている。
そして、配線基板への実装時には、これら微細な各端子
を配線基板に設け°た微細な配線パターンにそれぞれ接
続しなければならないので、各端子のｘ、ｙ、ｚ方向の
位置管理が厳しい精度で要求される。このようなことか
らパッケージの四方に端子を設ける方式の半導体装置に
おいては、端子の数の増大は限界に近づきっ＼あるが、
半導体装置の端子数は今後益々増加し、近い将来におい
て４００〜６００本以上に達するものとみられている。
を配線基板に設け°た微細な配線パターンにそれぞれ接
続しなければならないので、各端子のｘ、ｙ、ｚ方向の
位置管理が厳しい精度で要求される。このようなことか
らパッケージの四方に端子を設ける方式の半導体装置に
おいては、端子の数の増大は限界に近づきっ＼あるが、
半導体装置の端子数は今後益々増加し、近い将来におい
て４００〜６００本以上に達するものとみられている。
このような半導体装置の多端子化に対応するため、最近
では第３図に示すように、半導体装置１の下面にリード
ピン２をマトリックス状に配列したピングリッドアレイ
（ＰＧＡ）と呼ばれる半導体装置（以下単に半導体装置
という）が実用化されている。
では第３図に示すように、半導体装置１の下面にリード
ピン２をマトリックス状に配列したピングリッドアレイ
（ＰＧＡ）と呼ばれる半導体装置（以下単に半導体装置
という）が実用化されている。
この半導体装置は、従来、第４図に示すように配線基板
４の配線パターン６に、リードビン２に対応してそれぞ
れスルーホール５を設け、一部のり−ドビン２に位置決
め用ストッパ３を設けて各リードビン２をスルーホール
５に差込み、はんだデイツプ等によりリードビン２を配
線パターン６にはんだ着けして配線基板４に取付けてい
た。
４の配線パターン６に、リードビン２に対応してそれぞ
れスルーホール５を設け、一部のり−ドビン２に位置決
め用ストッパ３を設けて各リードビン２をスルーホール
５に差込み、はんだデイツプ等によりリードビン２を配
線パターン６にはんだ着けして配線基板４に取付けてい
た。
また、第５図に示すように、配線基板４にスルーホール
を設けず、配線基板４に設けた配線パターン６上に半導
体装置１のリードビン２を搭載し、リフロー等によりは
んだ付けする表面実装も行なわれている。
を設けず、配線基板４に設けた配線パターン６上に半導
体装置１のリードビン２を搭載し、リフロー等によりは
んだ付けする表面実装も行なわれている。
［発明が解決しようとする課題］
最近は、半導体装置や電子部品を配線基板に高密度で実
装するため、これらを配線基板の両面に取付ける両面実
装方式が進められているが、前記従来の実装方式では、
リードビン２はいずれも配線基板４の一方の面の配線パ
ターン６とだけしか接続できず、若し他方の面に設けた
配線パターンにリードビン２を接続しようとする場合は
、両面の配線パターンを導線によって接続しなければな
らず、構造が複雑になるばかりでなく、コストアップの
原因にもなっていた。
装するため、これらを配線基板の両面に取付ける両面実
装方式が進められているが、前記従来の実装方式では、
リードビン２はいずれも配線基板４の一方の面の配線パ
ターン６とだけしか接続できず、若し他方の面に設けた
配線パターンにリードビン２を接続しようとする場合は
、両面の配線パターンを導線によって接続しなければな
らず、構造が複雑になるばかりでなく、コストアップの
原因にもなっていた。
また、第４図の例においてはリードビン２が他方の面へ
突出しているため、この面に配線パターンを形成する場
合や電子部品を取付ける場合の障害になりでいた。さら
に第５図の例においては、リードビン２の位置決めが面
倒であるばかりでなく、リードビン２は配線パターン６
に単にはんだ付けしただけなので不安定であり、輸送中
や振動・衝撃等により半導体装置１が脱落するおそれも
ある。
突出しているため、この面に配線パターンを形成する場
合や電子部品を取付ける場合の障害になりでいた。さら
に第５図の例においては、リードビン２の位置決めが面
倒であるばかりでなく、リードビン２は配線パターン６
に単にはんだ付けしただけなので不安定であり、輸送中
や振動・衝撃等により半導体装置１が脱落するおそれも
ある。
本発明は、上記の課題を解決すべくなされたもので、配
線基板の両面実装が可能であり、しかも位置決めが容易
で安定して配線基板に取付けることのできる半導体装置
の実装方式を実現することを目的としたものである。
線基板の両面実装が可能であり、しかも位置決めが容易
で安定して配線基板に取付けることのできる半導体装置
の実装方式を実現することを目的としたものである。
［課題を解決するための手段］
本発明に係る半導体装置の実装方式は、リードビンのう
ち少なくとも２本を他のり−ドピンより長く構成し、配
線基板の一方の面に前記能のり一ドビンに対応して第１
の配線パターンを形成すると共に、他方の面に長いリー
ドビンに対応して第２の配線パターンを形成し、この第
２の配線パターンにスルーホールを設けたものである。
ち少なくとも２本を他のり−ドピンより長く構成し、配
線基板の一方の面に前記能のり一ドビンに対応して第１
の配線パターンを形成すると共に、他方の面に長いリー
ドビンに対応して第２の配線パターンを形成し、この第
２の配線パターンにスルーホールを設けたものである。
〔作 用］
長いリードビンをスルーホールに挿入することにより、
前後左右の位置決めがなされ、他のり一ドビンが第１の
配線パターンに当接することにより上下方向の位置決め
が行なわれる。ついで、各リードビンをそれぞれ第１．
第２の配線パターンにはんだ付けする。
前後左右の位置決めがなされ、他のり一ドビンが第１の
配線パターンに当接することにより上下方向の位置決め
が行なわれる。ついで、各リードビンをそれぞれ第１．
第２の配線パターンにはんだ付けする。
［発明の実施例コ
第１図は本発明実施例の模式図である。なお、前述の従
来例と同−又は相当部分には同じ符号を付し、説明を省
略する。本発明においては、半導体装置１の下面に設け
た多数のり−ドビン２のうち、例えば四隅の４本あるい
は対角隅の２本の如く、少なくとも２本のリードビン２
ａを他のり−ドビン２より長く形成したものである。即
ち、他方のリードビン２の長さをΩとすれば、このリー
ドビン２ａの長さΩ を、ｇ１〜ｇ＋ｔ＋α（但し、ｔ
は配線基板４の厚さ、αは配線基板４からの突出長さ）
とする。
来例と同−又は相当部分には同じ符号を付し、説明を省
略する。本発明においては、半導体装置１の下面に設け
た多数のり−ドビン２のうち、例えば四隅の４本あるい
は対角隅の２本の如く、少なくとも２本のリードビン２
ａを他のり−ドビン２より長く形成したものである。即
ち、他方のリードビン２の長さをΩとすれば、このリー
ドビン２ａの長さΩ を、ｇ１〜ｇ＋ｔ＋α（但し、ｔ
は配線基板４の厚さ、αは配線基板４からの突出長さ）
とする。
また、配線基板４の一方の面に、短かいリードビン２に
対応してそれぞれ配線パターン６を形成すると共に、他
方の面の長いリードビン２ａに対応した位置に配線パタ
ーン６ａを形成し、この配線パターン６ａにスルーホー
ル５を設けたものである。
対応してそれぞれ配線パターン６を形成すると共に、他
方の面の長いリードビン２ａに対応した位置に配線パタ
ーン６ａを形成し、この配線パターン６ａにスルーホー
ル５を設けたものである。
上記のように構成した本発明により、半導体装置１を配
線基板４に実装するには、各配線パターン６．６ａの表
面にはんだクリーム等を塗布（印刷）したのち、長いリ
ードビン２ａをスルーホール５に挿入して半導体装置１
を配線基板４上に搭載する。このとき、短かいリードビ
ン２が配線パターン６に当接して上下方向の位置決めが
なされ、スルーホール５に挿入された長いリードビン２
ａによって前後左右の位置決めが行なわれる。ついで、
例えばリフロー装置によってリフローすれば、短かいリ
ードピン２は配線基板４の一方の面の配線パターン６に
、長い方のリードビン２ａは他方の面の配線パターン６
ａにそれぞれはんだ付けされ、半導体装置１は配線基板
４上の正しい位置に実装される。
線基板４に実装するには、各配線パターン６．６ａの表
面にはんだクリーム等を塗布（印刷）したのち、長いリ
ードビン２ａをスルーホール５に挿入して半導体装置１
を配線基板４上に搭載する。このとき、短かいリードビ
ン２が配線パターン６に当接して上下方向の位置決めが
なされ、スルーホール５に挿入された長いリードビン２
ａによって前後左右の位置決めが行なわれる。ついで、
例えばリフロー装置によってリフローすれば、短かいリ
ードピン２は配線基板４の一方の面の配線パターン６に
、長い方のリードビン２ａは他方の面の配線パターン６
ａにそれぞれはんだ付けされ、半導体装置１は配線基板
４上の正しい位置に実装される。
この場合、長いリードピン２ａは、半導体装置１の集積
回路を配線基板４の他方の面に設けた配線パターン６ａ
に接続する機能を有すると共に、位置決め機能も有する
ので、集積回路、パッケージ及び配線基板の設計にあた
っては、これらの機能を満足するように、長いリードピ
ン２ａの位置を考慮する必要がある。
回路を配線基板４の他方の面に設けた配線パターン６ａ
に接続する機能を有すると共に、位置決め機能も有する
ので、集積回路、パッケージ及び配線基板の設計にあた
っては、これらの機能を満足するように、長いリードピ
ン２ａの位置を考慮する必要がある。
第２図は本発明の他の実施例の模式図で、本実施例にお
いては長いリードピン２ｂを他の短かいリードピン２よ
り太く形成して剛性を高めたもので、作用効果は第１図
の実施例の場合と同様である。
いては長いリードピン２ｂを他の短かいリードピン２よ
り太く形成して剛性を高めたもので、作用効果は第１図
の実施例の場合と同様である。
上記の説明では、長いリードピンを２本又は４本設ける
場合について示したが、２本以上であればよく、集積回
路の設計に応じて適宜増減することができる。また他方
の面の配線パターンに接続するリードピンが１本でよい
場合は、別に１本又はそれ以上の位置決め専用のダミー
ビンを設ければよい。
場合について示したが、２本以上であればよく、集積回
路の設計に応じて適宜増減することができる。また他方
の面の配線パターンに接続するリードピンが１本でよい
場合は、別に１本又はそれ以上の位置決め専用のダミー
ビンを設ければよい。
［発明の効果コ
以上の説明から明らかなように、本発明は半導体装置の
リードピンの一部を他のリードピンより長く構成し、ま
た配線基板の一方の面に短かいリードピンに対応して配
線パターンを形成すると共に、他方の面に長いリードピ
ンに対応して配線パターンを形成し、この配線パターン
にスルーホールを設け、このスルーホールをガイドとし
て長いリードピンを挿入し、半導体装置を配線基板に実
装するようにしたので、半導体装置の集積回路を配線基
板の両面に設けた配線パターンに直接接続することがで
き、両面実装による高密度実装が可能になった。
リードピンの一部を他のリードピンより長く構成し、ま
た配線基板の一方の面に短かいリードピンに対応して配
線パターンを形成すると共に、他方の面に長いリードピ
ンに対応して配線パターンを形成し、この配線パターン
にスルーホールを設け、このスルーホールをガイドとし
て長いリードピンを挿入し、半導体装置を配線基板に実
装するようにしたので、半導体装置の集積回路を配線基
板の両面に設けた配線パターンに直接接続することがで
き、両面実装による高密度実装が可能になった。
また、半導体装置は、長いリードピンによりスルーホー
ルをガイドとして配線基板に搭載されるので位置決めが
容易になるばかりでなく、長短のリードピンにより半導
体基板の両面にはんだ付けされるので取付けが安定し、
脱落するおそれがない等、実施による効果大である。
ルをガイドとして配線基板に搭載されるので位置決めが
容易になるばかりでなく、長短のリードピンにより半導
体基板の両面にはんだ付けされるので取付けが安定し、
脱落するおそれがない等、実施による効果大である。
第１図及び第２図は本発明実施例の模式図、第３図（ａ
） 、 （ｂ）はピングリッドアレイ方式の半導体装置
の一例を模式的に示した下面図及び側面図、第４図、第
５図は従来のピングリッドアレイ方式の半導体装置の配
線基板への取付例を模式的に示した断面図である。 に半導体装置、２：リードピン、２ａ、２ｂ：長いリー
ドピン、４：配線基板、５ニスルーホール、６．６ａ：
配線パターン。 第１図 第２図
） 、 （ｂ）はピングリッドアレイ方式の半導体装置
の一例を模式的に示した下面図及び側面図、第４図、第
５図は従来のピングリッドアレイ方式の半導体装置の配
線基板への取付例を模式的に示した断面図である。 に半導体装置、２：リードピン、２ａ、２ｂ：長いリー
ドピン、４：配線基板、５ニスルーホール、６．６ａ：
配線パターン。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 下面に多数のリードピンを配設した半導体装置を配線基
板に実装するものにおいて、 前記リードピンのうち少なくとも２本を他のリードピン
より長く構成し、前記配線基板の一方の面に前記他のリ
ードピンに対応して第１の配線パターンを形成すると共
に、他方の面に前記長いリードピンに対応して第２の配
線パターンを形成し、該第２の配線パターンにスルーホ
ールを設けたことを特徴とする半導体装置の実装方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17811788A JPH0228990A (ja) | 1988-07-19 | 1988-07-19 | 半導体装置の実装方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17811788A JPH0228990A (ja) | 1988-07-19 | 1988-07-19 | 半導体装置の実装方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0228990A true JPH0228990A (ja) | 1990-01-31 |
Family
ID=16042957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17811788A Pending JPH0228990A (ja) | 1988-07-19 | 1988-07-19 | 半導体装置の実装方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0228990A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0415263U (ja) * | 1990-05-26 | 1992-02-06 | ||
| US6791845B2 (en) | 2002-09-26 | 2004-09-14 | Fci Americas Technology, Inc. | Surface mounted electrical components |
| US6805278B1 (en) * | 1999-10-19 | 2004-10-19 | Fci America Technology, Inc. | Self-centering connector with hold down |
| GB2420020A (en) * | 2004-11-04 | 2006-05-10 | Richard Hoptroff | Method for mounting electrical component on printed circuit boards |
-
1988
- 1988-07-19 JP JP17811788A patent/JPH0228990A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0415263U (ja) * | 1990-05-26 | 1992-02-06 | ||
| US6805278B1 (en) * | 1999-10-19 | 2004-10-19 | Fci America Technology, Inc. | Self-centering connector with hold down |
| US6791845B2 (en) | 2002-09-26 | 2004-09-14 | Fci Americas Technology, Inc. | Surface mounted electrical components |
| US7249411B2 (en) | 2002-09-26 | 2007-07-31 | Fci Americas Technology, Inc. | Methods for mounting surface-mounted electrical components |
| US7535723B2 (en) | 2002-09-26 | 2009-05-19 | Fci Americas Technology, Inc. | Surface mounted electrical components and method for mounting and retaining same |
| GB2420020A (en) * | 2004-11-04 | 2006-05-10 | Richard Hoptroff | Method for mounting electrical component on printed circuit boards |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03145186A (ja) | 半導体モジュール | |
| JP2642922B2 (ja) | プリント配線基板 | |
| JPH0228989A (ja) | 半導体装置の実装方式 | |
| JPH04105390A (ja) | 基板機構 | |
| JPH01304795A (ja) | プリント板の配線方法 | |
| JPS62243347A (ja) | 面付可能な電子部品 | |
| JP2000340919A (ja) | 電子部品およびその実装方法 | |
| JPH03257990A (ja) | 混成集積回路基板の実装方法 | |
| JPH05251840A (ja) | 半導体装置モジュール | |
| JPS6017915Y2 (ja) | 多端子電気素子の実装用治具 | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 | |
| JP3239461B2 (ja) | プリント基板 | |
| JPS6169159A (ja) | 集積回路装置 | |
| JPH02148710A (ja) | リード端子付回路部品の挿入組付け方法 | |
| JPS60140786A (ja) | チツプ型電子部品の実装構造 | |
| JPS582091A (ja) | 印刷配線基板 | |
| KR0129133Y1 (ko) | 소켓 | |
| JPH04212493A (ja) | 電子部品 | |
| JPH0766522A (ja) | プリント基板 | |
| JPS6129164A (ja) | 半導体装置 | |
| JPH04118954A (ja) | 多ピン半導体パッケージ | |
| JPH01218091A (ja) | 大規模集積回路パッケージの装着方法 | |
| JPS6010695A (ja) | 電子部品の実装方法 | |
| JPH03205859A (ja) | 半導体装置 | |
| JPH0384988A (ja) | プリント基板 |