JPH02294118A - リングカウンタ - Google Patents
リングカウンタInfo
- Publication number
- JPH02294118A JPH02294118A JP1115325A JP11532589A JPH02294118A JP H02294118 A JPH02294118 A JP H02294118A JP 1115325 A JP1115325 A JP 1115325A JP 11532589 A JP11532589 A JP 11532589A JP H02294118 A JPH02294118 A JP H02294118A
- Authority
- JP
- Japan
- Prior art keywords
- ring counter
- output
- low level
- inputted
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、リングカウンタの出力を制御することにより
デバイステストを容易にするリングカウンタに関するも
のである。
デバイステストを容易にするリングカウンタに関するも
のである。
従来の技術
従来のリングカウンタは出力を制御することができなか
ったので、最初の出力をとらえるのにデバイステストで
は、出力の変化点を探すことによって測定していた。(
以下マッチと記す)以下従来のリングカウンタについて
説明する。
ったので、最初の出力をとらえるのにデバイステストで
は、出力の変化点を探すことによって測定していた。(
以下マッチと記す)以下従来のリングカウンタについて
説明する。
第2図は従来のリングカウンタの回路図を示すものであ
る。第2図において、9,10はDフリップ・7ロツブ
、11はDフリップ・フロップのクロック入力、12.
13はリングカウンタの出力である。
る。第2図において、9,10はDフリップ・7ロツブ
、11はDフリップ・フロップのクロック入力、12.
13はリングカウンタの出力である。
第2図は、2ビットの通常のリングカウンタとして動作
する。
する。
発明が解決しようとする課題
しかしながら、上記の従来の構成では、リングカウンタ
の出力を制御することができないので、出力テスト時に
マッチを取る必要があった。
の出力を制御することができないので、出力テスト時に
マッチを取る必要があった。
本発明は上記従来の問題点を解決するもので、リングカ
ウンタの出力を制御することにより、デバイステストを
容易にすることを目的とする。
ウンタの出力を制御することにより、デバイステストを
容易にすることを目的とする。
課題を解決するための手段
この目的を達成するために、本発明のリングカウンタは
、従来のリングカウンタに出力を制御する信号を加えた
回路構成を有している。
、従来のリングカウンタに出力を制御する信号を加えた
回路構成を有している。
作用
この構成によって、リングカウンタの出力を制御するこ
とにより、デバイステストを容易にすることができる。
とにより、デバイステストを容易にすることができる。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第1図は本発明の実施例リングカウンタの回路図を示す
ものである。第1図において1.2はDフリップ・フロ
ップ、3はNAND回路、4は制御信号入力端子、5は
クロック、6はインバータ回路、7,8はリングカウン
タの出力端子である。
ものである。第1図において1.2はDフリップ・フロ
ップ、3はNAND回路、4は制御信号入力端子、5は
クロック、6はインバータ回路、7,8はリングカウン
タの出力端子である。
次に、その動作を説明する。
まず、入力端子4にローレベルの制御信号を入力すると
7リップフロップ1の入力がローレベルになり、同フリ
ップフロツブ1の出力がローレベルになる。
7リップフロップ1の入力がローレベルになり、同フリ
ップフロツブ1の出力がローレベルになる。
一方、これにより、フリップフロップ2の入力もローレ
ベルになり、同フリップフロップ2の出力がローレベル
になる。よって、クロツクが入力されるとリングカウン
タの出力が固定され、リングカウンタとしては動作しな
いようになる。しかしながら、入力端子4にハイレベル
の制御信号を入れると、NANDゲート3とインバータ
6がない状態と等しくなり、その時からリングカウンタ
として動作を始める。
ベルになり、同フリップフロップ2の出力がローレベル
になる。よって、クロツクが入力されるとリングカウン
タの出力が固定され、リングカウンタとしては動作しな
いようになる。しかしながら、入力端子4にハイレベル
の制御信号を入れると、NANDゲート3とインバータ
6がない状態と等しくなり、その時からリングカウンタ
として動作を始める。
発明の効果
以上のように、本発明によれば、リングカウンタの出力
を制御する信号を設けることにより、リングカウンタの
出力を制御することができるので、デバイステストを行
なう時に、従来のようにマッチを取ることをしないで、
容易にテストをできる優れたリングカウンタを実現でき
る。
を制御する信号を設けることにより、リングカウンタの
出力を制御することができるので、デバイステストを行
なう時に、従来のようにマッチを取ることをしないで、
容易にテストをできる優れたリングカウンタを実現でき
る。
第1図は本発明の実施例リングカウンタの回路図、第2
図は従来の半導体装置の回路図である。 1・・・・・・フリップ・プロップ、2・・・・・・フ
リップ・フロツプ、3・・・・・・NANDゲート、4
・・・・・・制御信号入力端子、6・・・・・・インバ
ータ、7・・・・・・リングカウンターの出力端子。
図は従来の半導体装置の回路図である。 1・・・・・・フリップ・プロップ、2・・・・・・フ
リップ・フロツプ、3・・・・・・NANDゲート、4
・・・・・・制御信号入力端子、6・・・・・・インバ
ータ、7・・・・・・リングカウンターの出力端子。
Claims (1)
- リングカウンタのフィードバック系に制御信号を入れる
入力端子をそなえたリングカウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1115325A JPH02294118A (ja) | 1989-05-09 | 1989-05-09 | リングカウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1115325A JPH02294118A (ja) | 1989-05-09 | 1989-05-09 | リングカウンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02294118A true JPH02294118A (ja) | 1990-12-05 |
Family
ID=14659779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1115325A Pending JPH02294118A (ja) | 1989-05-09 | 1989-05-09 | リングカウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02294118A (ja) |
-
1989
- 1989-05-09 JP JP1115325A patent/JPH02294118A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0219015A (ja) | 多機能フリップフロップ型回路 | |
| KR850005641A (ko) | 개량된 통신제어 장치에 사용된 데이터(data) 처리장치 | |
| JPS634151B2 (ja) | ||
| JPS5515559A (en) | Test input circuit of microcomputer | |
| JPS63116222A (ja) | クロツク信号切換回路 | |
| JPH02147872A (ja) | スキャンアウト動作回路 | |
| JPS6093970A (ja) | 位相差利用テスト回路 | |
| JPH01120129A (ja) | プログラマブル可変デコーダ回路 | |
| JPH0315776A (ja) | モード設定回路 | |
| JPS63151834A (ja) | 電離真空計のコントロ−ラ | |
| JPH02181950A (ja) | 半導体集積回路の動作モード設定方式 | |
| JPH01308064A (ja) | 集積回路 | |
| JPH04369490A (ja) | 半導体集積回路 | |
| JPS61290814A (ja) | D型フリツプ・フロツプ | |
| JPS6236573A (ja) | 論理回路 | |
| JPH0225109A (ja) | Lsi | |
| JPS5831620A (ja) | 3進リングカウンタ | |
| JPS6120143A (ja) | スキヤン可能なラツチ回路 | |
| SU661803A1 (ru) | Способ воспроизведени функций алгебры логики дл средств автоматики и управлени и устройство дл его осуществлени | |
| JPS55156425A (en) | Semiconductor integrated circuit | |
| JPH0360052A (ja) | 半導体集積回路装置 | |
| JPS628822B2 (ja) | ||
| JPH0511896A (ja) | 半導体回路 | |
| JPS61173513A (ja) | Icのモ−ド切換方式 | |
| JPS63133559A (ja) | 半導体集積回路 |