JPH02296335A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02296335A JPH02296335A JP11808189A JP11808189A JPH02296335A JP H02296335 A JPH02296335 A JP H02296335A JP 11808189 A JP11808189 A JP 11808189A JP 11808189 A JP11808189 A JP 11808189A JP H02296335 A JPH02296335 A JP H02296335A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- insulating film
- polycrystalline silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野］
この発明は、いわゆる多層配線構造を有し、電極配線と
して多結晶シリコン膜と高融点金属または高融点金属シ
リサイドで構成した金属膜とを積層した２層構造の配線
を用いた半導体装置に関するものである。
して多結晶シリコン膜と高融点金属または高融点金属シ
リサイドで構成した金属膜とを積層した２層構造の配線
を用いた半導体装置に関するものである。
従来から、たとえばＭＯ３型トランジスクのゲト電極材
料には多結晶シリコン膜が広く用いられてきたが、最近
ではこの多結晶シリコン膜と、高融点金属膜または高融
点金属シリザイＩ・膜とを積層させた２層構造の電極配
線が用いられるようになってきている。このような２層
構造の電極配線では、多結晶ソリコンのゲーＩ・酸化膜
との界面の安定性と、高融点金属または高融点シリサイ
ドの低いシー；・抵抗とのために、安定で、かつ高速な
回路動作が可能な半導体装置を実現することができる。
料には多結晶シリコン膜が広く用いられてきたが、最近
ではこの多結晶シリコン膜と、高融点金属膜または高融
点金属シリザイＩ・膜とを積層させた２層構造の電極配
線が用いられるようになってきている。このような２層
構造の電極配線では、多結晶ソリコンのゲーＩ・酸化膜
との界面の安定性と、高融点金属または高融点シリサイ
ドの低いシー；・抵抗とのために、安定で、かつ高速な
回路動作が可能な半導体装置を実現することができる。
第３図には、前述のような２層構造の電極配線を用いた
半導体装置の一部の構成が示されている。
半導体装置の一部の構成が示されている。
この半導体装置は、５ｊ０２などの絶縁膜３を介在させ
て第１の配線１と第２の配線２とを形成した、いわゆる
多層配線構造を有するもので、絶縁膜３に形成した接続
孔４において両者を接触させて電気的接続を得るように
したものである。第１の配線１ば、前述の２層構造の電
極配線であって、多結晶シリコン膜＋ａと高融点金属ま
たは高融点金属シリザイ［・で構成した金属膜１． ｂ
とを積層して構成されでいる。第２の配線２ば多結晶シ
リコン高融点金属または高融点金属シリ′リーイドから
なり、前記接続孔４において、第１の配線１の前記金属
膜１ｂに接触している。なお、第３図において、５はＰ
型シリコン基板などの半導体基板、６はゲト酸化膜など
となる５ｉＯｚ膜なとの絶縁膜である。
て第１の配線１と第２の配線２とを形成した、いわゆる
多層配線構造を有するもので、絶縁膜３に形成した接続
孔４において両者を接触させて電気的接続を得るように
したものである。第１の配線１ば、前述の２層構造の電
極配線であって、多結晶シリコン膜＋ａと高融点金属ま
たは高融点金属シリザイ［・で構成した金属膜１． ｂ
とを積層して構成されでいる。第２の配線２ば多結晶シ
リコン高融点金属または高融点金属シリ′リーイドから
なり、前記接続孔４において、第１の配線１の前記金属
膜１ｂに接触している。なお、第３図において、５はＰ
型シリコン基板などの半導体基板、６はゲト酸化膜など
となる５ｉＯｚ膜なとの絶縁膜である。
このような構成によれば、２層構造の第１の配線１を用
いていることにより、高速な回路動作が可能であるので
、たとえばメモリなどでは高速アクセスが可能であると
ともに、多層配線＋１１￥造としているために配線面積
を実質的に減少させることができるので、半導体装置を
小型に構成することが可能である。
いていることにより、高速な回路動作が可能であるので
、たとえばメモリなどでは高速アクセスが可能であると
ともに、多層配線＋１１￥造としているために配線面積
を実質的に減少させることができるので、半導体装置を
小型に構成することが可能である。
〔発明が解決しようとする課題］
上述のような半導体装置において、第２の配線２をたと
えば多結晶シリコンで構成する場合に、その形成を減圧
ＣＶＤ （化学的気相成長）法によって行うときには、
ＣＶＤ反応炉内が減圧される前に、金属膜１ｂＱこおい
て接続孔４から露出する部分が４００〜７００°Ｃの大
気に晒されることになる。これによって、金属膜１＋の
前記露出する部分には、大気中の酸素と金属膜１ｂとの
反応による酸化絶縁膜が形成され、この酸化絶縁膜によ
り、金属膜１ｂと第２の配線２との間の接触抵抗が大き
くなったり、また両者間が電気的に開放してしまったり
するなどの問題が生し、このため半導体装置の動作速度
の向上が妨げられ、また歩留りが悪いという問題があっ
た。このようなこ七は、前記第２の配線２を高融点金属
や高融点金属シリサイドで構成する場合にも同様であっ
た。
えば多結晶シリコンで構成する場合に、その形成を減圧
ＣＶＤ （化学的気相成長）法によって行うときには、
ＣＶＤ反応炉内が減圧される前に、金属膜１ｂＱこおい
て接続孔４から露出する部分が４００〜７００°Ｃの大
気に晒されることになる。これによって、金属膜１＋の
前記露出する部分には、大気中の酸素と金属膜１ｂとの
反応による酸化絶縁膜が形成され、この酸化絶縁膜によ
り、金属膜１ｂと第２の配線２との間の接触抵抗が大き
くなったり、また両者間が電気的に開放してしまったり
するなどの問題が生し、このため半導体装置の動作速度
の向上が妨げられ、また歩留りが悪いという問題があっ
た。このようなこ七は、前記第２の配線２を高融点金属
や高融点金属シリサイドで構成する場合にも同様であっ
た。
この発明の目的は、」二連の技術的課題を解決し、動作
速度を向」−シ、また歩留りを向」二することができる
ようにした半導体装置を提供することである。
速度を向」−シ、また歩留りを向」二することができる
ようにした半導体装置を提供することである。
１課題を解決するだめの手段］
この発明の半導体装置は、多結晶シリコン膜と金属■り
とを積層させた第１の配線と、この第１の配線に絶縁膜
を介在させて積層した第２の配線とを備え、前記絶縁膜
に形成した接続孔で前記第１の配線と第２の配線とを接
触させた半導体装置であって、 前記第２の配線を前記第１の配線の多結晶シリコン膜に
接触させたことを特徴とする。
とを積層させた第１の配線と、この第１の配線に絶縁膜
を介在させて積層した第２の配線とを備え、前記絶縁膜
に形成した接続孔で前記第１の配線と第２の配線とを接
触させた半導体装置であって、 前記第２の配線を前記第１の配線の多結晶シリコン膜に
接触させたことを特徴とする。
〔作用］
この発明の構成によれば、第２の配線ＩＩＩ、第１の配
線を構成する多結晶シリニ１ン膜および金属膜のうち、
酸化されにくい多結晶シリコン膜に接触させられ、この
ようにして第１および第２の配線の相互の電気的接続を
達成するようにしているので、第１の配線と第２の配線
との間に従来のように酸化絶縁膜が形成されたりなどす
ることはなく、したがって両者の接触抵抗を格段に低酸
し、また両者の電気的接続を確実なものとすることがで
きる。
線を構成する多結晶シリニ１ン膜および金属膜のうち、
酸化されにくい多結晶シリコン膜に接触させられ、この
ようにして第１および第２の配線の相互の電気的接続を
達成するようにしているので、第１の配線と第２の配線
との間に従来のように酸化絶縁膜が形成されたりなどす
ることはなく、したがって両者の接触抵抗を格段に低酸
し、また両者の電気的接続を確実なものとすることがで
きる。
第１図はこの発明の一実施例の半導体装置の基本的な構
成を示す断面図である。この半導体装置は、Ｐ型シリコ
ン基板などの半導体基板１５表面にゲート酸化膜などと
なるＳ】０２などの絶縁膜１６を形成し、この絶縁膜１
６上に第１の配線１１゜絶縁膜１３．第２の配線１２を
順に積層した多層配線構造の半導体装置であって、絶縁
膜１３に形成した接続孔Ｉ４で、前記第１および第２の
配線１．１．１２を相互に接触させて、両者の電気的接
続を得るようにしたものである。第１の配線１１は、絶
縁膜１６側から順に多結晶シリコン膜１１ａと、高融点
金属またば高融点金属シリサイドで構成した金属膜１１
ｂとを積層させた２層構造の配線である。また、第２の
配線１２は、多結晶シリコン、高融点金属または高融点
金属シリサイドで構成されている。
成を示す断面図である。この半導体装置は、Ｐ型シリコ
ン基板などの半導体基板１５表面にゲート酸化膜などと
なるＳ】０２などの絶縁膜１６を形成し、この絶縁膜１
６上に第１の配線１１゜絶縁膜１３．第２の配線１２を
順に積層した多層配線構造の半導体装置であって、絶縁
膜１３に形成した接続孔Ｉ４で、前記第１および第２の
配線１．１．１２を相互に接触させて、両者の電気的接
続を得るようにしたものである。第１の配線１１は、絶
縁膜１６側から順に多結晶シリコン膜１１ａと、高融点
金属またば高融点金属シリサイドで構成した金属膜１１
ｂとを積層させた２層構造の配線である。また、第２の
配線１２は、多結晶シリコン、高融点金属または高融点
金属シリサイドで構成されている。
この実施例では、前記接続孔１４近傍の部位には前記金
属膜１１ｂが形成されておらず、したがってこの接続孔
１４において、前記第２の配線１２ば多結晶シリコン膜
１１ａに接触している。
属膜１１ｂが形成されておらず、したがってこの接続孔
１４において、前記第２の配線１２ば多結晶シリコン膜
１１ａに接触している。
多結晶シリコン膜１１ａは、金属膜１ ］、 ｂに比較
して酸化されにくく、したがってたとえば第２の配線１
２の形成時において、多結晶シリコン膜１、 ］ ａの
接続孔１４から露出する部位が高温の大気に晒されても
、前記露出する部位に酸化絶Ｈ１膜か形成されたりなど
することはなく、したがって第２の配線１２と金属膜１
１． ａとの電気的接続が良好に達成される。
して酸化されにくく、したがってたとえば第２の配線１
２の形成時において、多結晶シリコン膜１、 ］ ａの
接続孔１４から露出する部位が高温の大気に晒されても
、前記露出する部位に酸化絶Ｈ１膜か形成されたりなど
することはなく、したがって第２の配線１２と金属膜１
１． ａとの電気的接続が良好に達成される。
第２図は第１図に示された半導体装置の製造方法を説明
するための断面図である。１）型（１００）１００ｃｍ
シリコン基板１５表面に、熱酸化によって膜厚５００ｎ
ｍのＳ】０２膜１６を形成し、この５ｉＯｚ膜１６」二
にその全面にわたって約Ｌ Ｘ １０２０ｃｍ−’の燐
を含有した膜厚３００ｎｍの多結晶シリコン膜１、 ］
、 ａを減圧ＣＶＤ （化学的気相成長）法により形成
する。この状態が第２図（１）に示されている。
するための断面図である。１）型（１００）１００ｃｍ
シリコン基板１５表面に、熱酸化によって膜厚５００ｎ
ｍのＳ】０２膜１６を形成し、この５ｉＯｚ膜１６」二
にその全面にわたって約Ｌ Ｘ １０２０ｃｍ−’の燐
を含有した膜厚３００ｎｍの多結晶シリコン膜１、 ］
、 ａを減圧ＣＶＤ （化学的気相成長）法により形成
する。この状態が第２図（１）に示されている。
次に、第２図（２）に示すように、多結晶ソリコン膜１
．１ ａ上に、その全面にわたって、膜厚３００ｎｍの
５ｉＯｚ膜１３ａをＣＶＤ法により形成し、金属膜１１
ｂを形成ずべき領域Ｓ１の前記５ｉＯｚ膜１、３ ａを
ホトエツチングにより除去する。
．１ ａ上に、その全面にわたって、膜厚３００ｎｍの
５ｉＯｚ膜１３ａをＣＶＤ法により形成し、金属膜１１
ｂを形成ずべき領域Ｓ１の前記５ｉＯｚ膜１、３ ａを
ホトエツチングにより除去する。
さらに、第２図（３）に示すように、１１１ｆ記領域Ｓ
］に金属膜１．１ ｂを形成する。この金属膜］、 １
． ｂとして、たとえばタングステン膜を適用するとき
には、このタングステン膜は、六フン化タングステンガ
スを水素ガスで還元するようにした選択的ＣＶＤ法によ
り形成することができる。その膜厚は３００ｎｍとされ
る。
］に金属膜１．１ ｂを形成する。この金属膜］、 １
． ｂとして、たとえばタングステン膜を適用するとき
には、このタングステン膜は、六フン化タングステンガ
スを水素ガスで還元するようにした選択的ＣＶＤ法によ
り形成することができる。その膜厚は３００ｎｍとされ
る。
第２図（３）に示された状態から、膜厚５００ｎｍの５
ｉＯｚ膜１．．３ｂをＣＶＤ法などによって形成する。
ｉＯｚ膜１．．３ｂをＣＶＤ法などによって形成する。
このようにして５ｉＯｚ膜１３ａ、１３ｂによって構成
された絶縁膜１３に、ホトエツチングによって接続孔１
４を形成する。この状態が第２図（４）に示されている
。
された絶縁膜１３に、ホトエツチングによって接続孔１
４を形成する。この状態が第２図（４）に示されている
。
この状態から、第２の配線１２が形成され、その状態が
第２図（５）に示されている。第２の配線１２をたとえ
ば多結晶シリコンにより構成する場合には、この第２の
配線１２は減圧ＣＶＤ法により形成することができる。
第２図（５）に示されている。第２の配線１２をたとえ
ば多結晶シリコンにより構成する場合には、この第２の
配線１２は減圧ＣＶＤ法により形成することができる。
このようにして作成された半導体装置では、第２の配線
１２をたとえば減圧ＣＶ’ Ｄ法で形成する際に、接続
孔１４から露出するのは多結晶シリコン膜１１ａである
。前述のようにこの多結晶シリコン膜１１ａは、金属膜
１１ｂよりも酸化されにくく、したがって、ＣＶＤ反応
炉内が減圧される前に高温の大気に晒されても、その表
面に酸化膜が形成されることばない。したがって、第２
の配線１２と多結晶シリコン膜１１ａとの間には絶縁膜
が介在されることはなく、したがって両者の接触により
、第１および第２の配線１１．１２の電気的接続は良好
に達成されることになる。
１２をたとえば減圧ＣＶ’ Ｄ法で形成する際に、接続
孔１４から露出するのは多結晶シリコン膜１１ａである
。前述のようにこの多結晶シリコン膜１１ａは、金属膜
１１ｂよりも酸化されにくく、したがって、ＣＶＤ反応
炉内が減圧される前に高温の大気に晒されても、その表
面に酸化膜が形成されることばない。したがって、第２
の配線１２と多結晶シリコン膜１１ａとの間には絶縁膜
が介在されることはなく、したがって両者の接触により
、第１および第２の配線１１．１２の電気的接続は良好
に達成されることになる。
ごのようにして、第１の配線１１と第２の配線１２との
接続が良好に行われることにより、両者の間の接触抵抗
を低減して、半導体装置の動作を高速に行わせることが
でき、また第１および第２の配線１１．１２の間が開放
状態となることを確実に防くごとができるので、半導体
装置の歩留りを格段に向上することができるようになる
。
接続が良好に行われることにより、両者の間の接触抵抗
を低減して、半導体装置の動作を高速に行わせることが
でき、また第１および第２の配線１１．１２の間が開放
状態となることを確実に防くごとができるので、半導体
装置の歩留りを格段に向上することができるようになる
。
前述の実施例では、第１の配線１１の金属膜１１ｂとし
て、選択的ＣＶＤ法によるタングステン１ｊψを用いる
ようにしたが、この金属膜１１ｂとしては、たとえばス
バンタ法により形成されるチタン膜などの高融点金属Ｉ
Ｉ先 ＣＶＤ法により形成されるタングステンシリサイ
ド膜やスパッタ法により形成されるモリブデンシリサイ
ド膜なとの高融点金属シリサイド膜などを用いることが
できる。さらに、第２の配線１２の材料としては、多結
晶シリコンだけでなく、高融点金属および高融点金属シ
リサイドなどを用いることができる。
て、選択的ＣＶＤ法によるタングステン１ｊψを用いる
ようにしたが、この金属膜１１ｂとしては、たとえばス
バンタ法により形成されるチタン膜などの高融点金属Ｉ
Ｉ先 ＣＶＤ法により形成されるタングステンシリサイ
ド膜やスパッタ法により形成されるモリブデンシリサイ
ド膜なとの高融点金属シリサイド膜などを用いることが
できる。さらに、第２の配線１２の材料としては、多結
晶シリコンだけでなく、高融点金属および高融点金属シ
リサイドなどを用いることができる。
以上のようにこの発明の半導体装置によれば、第１の配
線と第２の配線との間に従来のように酸化絶縁膜が形成
されたりなどすることはなく、したがって両者の接触抵
抗を格段に低減し、また両者の電気的接続を確実なもの
とすることができる。
線と第２の配線との間に従来のように酸化絶縁膜が形成
されたりなどすることはなく、したがって両者の接触抵
抗を格段に低減し、また両者の電気的接続を確実なもの
とすることができる。
これによって、半導体装置の動作速度を向上することが
できるとともに、配線接続を確実に行わせて、半導体装
置の歩留りを格段に向上することができるようになる。
できるとともに、配線接続を確実に行わせて、半導体装
置の歩留りを格段に向上することができるようになる。
第１図はこの発明の一実施例の半導体装置の基本的な構
成を示す断面図、第２図はその製造方法を説明するだめ
の断面図、第３図は従来技術を示す断面図である。 １１・・・第１の配線、 ｌｔａ・・・多結晶シリコン膜、 １ｂ ・・金属膜、１２ ・・第２の配線、１３・・・絶縁 膜、 １４・・・接続孔 ■ 、−＜Ｄ Ｌｎ
成を示す断面図、第２図はその製造方法を説明するだめ
の断面図、第３図は従来技術を示す断面図である。 １１・・・第１の配線、 ｌｔａ・・・多結晶シリコン膜、 １ｂ ・・金属膜、１２ ・・第２の配線、１３・・・絶縁 膜、 １４・・・接続孔 ■ 、−＜Ｄ Ｌｎ
Claims (1)
- 【特許請求の範囲】 多結晶シリコン膜と金属膜とを積層させた第１の配線と
、この第１の配線に絶縁膜を介在させて積層した第２の
配線とを備え、前記絶縁膜に形成した接続孔で前記第１
の配線と第２の配線とを接触させた半導体装置であって
、 前記第２の配線を前記第１の配線の多結晶シリコン膜に
接触させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11808189A JPH02296335A (ja) | 1989-05-10 | 1989-05-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11808189A JPH02296335A (ja) | 1989-05-10 | 1989-05-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02296335A true JPH02296335A (ja) | 1990-12-06 |
Family
ID=14727524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11808189A Pending JPH02296335A (ja) | 1989-05-10 | 1989-05-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02296335A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127784A (en) * | 1976-04-19 | 1977-10-26 | Fujitsu Ltd | Semiconductor device |
| JPS5535349U (ja) * | 1978-08-28 | 1980-03-06 | ||
| JPS58200557A (ja) * | 1982-05-18 | 1983-11-22 | Nec Corp | 多層配線の形成方法 |
| JPS6213048A (ja) * | 1985-07-10 | 1987-01-21 | Matsushita Electronics Corp | 半導体集積回路の製造方法 |
| JPS62222654A (ja) * | 1986-03-19 | 1987-09-30 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1989
- 1989-05-10 JP JP11808189A patent/JPH02296335A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127784A (en) * | 1976-04-19 | 1977-10-26 | Fujitsu Ltd | Semiconductor device |
| JPS5535349U (ja) * | 1978-08-28 | 1980-03-06 | ||
| JPS58200557A (ja) * | 1982-05-18 | 1983-11-22 | Nec Corp | 多層配線の形成方法 |
| JPS6213048A (ja) * | 1985-07-10 | 1987-01-21 | Matsushita Electronics Corp | 半導体集積回路の製造方法 |
| JPS62222654A (ja) * | 1986-03-19 | 1987-09-30 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02220464A (ja) | 半導体装置及びその製造方法 | |
| JPS6190445A (ja) | 半導体装置 | |
| JP2805765B2 (ja) | 半導体メモリ装置 | |
| JPH02296335A (ja) | 半導体装置 | |
| JPH0240935A (ja) | 多層配線構造 | |
| JPS61164241A (ja) | 半導体装置 | |
| JPH0645614A (ja) | 読出し専用半導体メモリの製造方法 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH01291450A (ja) | 半導体装置 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JP2797367B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS62104138A (ja) | 半導体装置 | |
| JPS6240761A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| JPS6312169A (ja) | 半導体装置の製造方法 | |
| JPS61196554A (ja) | 半導体集積回路装置 | |
| JPS59194432A (ja) | 半導体装置の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH02114532A (ja) | 半導体装置 | |
| JPS61253832A (ja) | 半導体装置 | |
| JPS63100750A (ja) | 半導体装置 | |
| JPS5885550A (ja) | 積層集積回路素子の製造方法 | |
| JPH0227730A (ja) | 半導体装置 | |
| JPH06104428A (ja) | 半導体装置及びその製造方法 | |
| JPH01281754A (ja) | 半導体装置 |