JPH02299238A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02299238A
JPH02299238A JP12079989A JP12079989A JPH02299238A JP H02299238 A JPH02299238 A JP H02299238A JP 12079989 A JP12079989 A JP 12079989A JP 12079989 A JP12079989 A JP 12079989A JP H02299238 A JPH02299238 A JP H02299238A
Authority
JP
Japan
Prior art keywords
semiconductor layers
impurity region
type impurity
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12079989A
Other languages
English (en)
Inventor
Takehide Shirato
猛英 白土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP12079989A priority Critical patent/JPH02299238A/ja
Publication of JPH02299238A publication Critical patent/JPH02299238A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概 要] 導電型の異なる(n型及びp型)複数の半導体層〈不純
物領域)を有する場合、又は濃度の異なる(高濃度、低
濃度等)複数の半導体層(不純物領域)を有する場合の
半導体装置において、前記複数の半導体層の接続は、前
記半導体層上の絶縁膜又は前記半導体層に設けられた開
孔に概略埋め込まれた導電膜を介してなされる構造に形
成されているため、二次元又は三次元に形成した異なる
導電型の半導体層を微細に接続できることによる高集積
化を、異なる濃度の半導体層を抵抗値を変えずに接続で
きることによる高性能化を、接続領域を平坦に形成でき
ることによる高信頼性を可能とした半導体装置。
[産業上の利用分野] 本発明はMIS及びバイポーラ型半導体装置に係り、特
に、導電型の異なる複数の半導体層又は濃度の異なる複
数の半導体層間の微細な接続の形成を可能とした半導体
装置に関する9 従来、導電型の異なる複数の半導体層間の接続において
は、それぞれの半導体層上の絶縁膜に別々の開孔を設け
、この開孔を結ぶ配線体を設けることにより接続を形成
していたため微細化ができない、ステップカバレッジの
良い配線体が形成できないという欠点があり、又、同導
電型の濃度の異なる複数の半導体層間の接続においては
、両頭域を直接接続することから微細な接続は可能であ
るが、低濃度の抵抗値が変動し特性が劣化する現象が生
じ、抵抗値の変動しない微細な接続か形成できないとい
う欠点もあり、高集積化への妨げになるという問題が顕
著になってきている9そこで、ステップカバレッジが良
く、抵抗値が変動せず、しかも微細な接続が形成できる
手段が要望されている。
U従来の技術] 第7図は従来の半導体装置における第1の実施例の模式
側断面図で、51はp−型シリコン(Si )基板、5
2はフィールド酸化膜、53はn十型不純物領域、54
はp十型不純物領域、55はブロック用酸化膜、56は
燐珪酸ガラス(PSG)膜、57はA1配線を示してい
る9 同図において、n十型不純物領域53及びp上型不純物
領域54上の絶縁膜(燐珪酸ガラス(PSG)膜56及
びブロック用酸化膜55)にそれぞれ電極コンタクト窓
を形成し、この電極コンタクト窓を結ぶAI配線57を
形成することによりn+型不純物領域53とp十を不純
物領域54の接続を収る構造に形成されている。ここで
はn十型不純物領域53及びp上型不純物領域54上に
別々に電極コンタクト窓を形成しているため集積度があ
がっていない。又、微細な電極コンタクト窓で直接接続
を収っているなめステップカバレッジが極めて悪いA1
配線51を形成しておりエレクトロマイグレーションに
より寿命が劣化し高信頼性に難がある。
第8図は従来の半導体装置における第2の実施例の模式
側断面図で、51.52.54〜57は第7図と同じ物
を、58はp−型不純物領域を示している。
同図において、p十型不純物領域54とp−型不純物領
域58とは直接接続されており、微細な接続は可能であ
るが、プロセス中に加えられる高温の熱処理のために、
p十型不純物領域54内の不純物がp−型不純物領域5
8に拡散し、p−型不純物領域58の高抵抗値が変動し
特性が劣化する現象が生じ、高性能が確保できないとい
う欠点がある9[発明が解決しようとする問題点1 本発明が解決しようとする問題点は、上記の二従来例に
示されるように、導電型の異なる複数の半導体層又は濃
度の異なる複数の半導体層の接続において、ステップカ
バレッジが良く、抵抗値の変動がなく、且つ微細である
接続が形成できなかったことである。
[問題点を解決するための手段] 上記問題点は、導電型又は濃度の異なる複数の半導体層
が、前記半導体層上の絶縁膜又は前記半導体層に設けら
れた開孔に概略埋め込まれた導電膜を介して接続されて
いる本発明による半導体装置によって解決される。
[作 用] 即ち本発明の半導体装置においては、導電型の異なる(
n型及びp型)複数の半導体層を有する場合、又は濃度
の異なる(高濃度、低濃度等)複数の半導体層を有する
場合の半導体装置において、前記複数の半導体層の接続
は、前記半導体層上の絶縁膜又は前記半導体層に設けら
れた開孔に概略埋め込まれた導電膜を介してなされる構
造に形成されている。したがって、二次元又は三次元に
形成した異なる導電型の半導体層間に微細に形成した開
孔にセルファラインで選択化学気相成長膜を埋め込み接
続できるため、高集積及びステップカバレッジの良い接
続の形成が可能である。又、同導電型の異なる濃度の半
導体層間に微細に形成しな開孔にセルファラインで選択
化学気相成長膜を埋め込み接続することもできるため、
高濃度領域からの不純物の拡散を防止できるので、抵抗
値の変化のない高性能な接続の形成も可能である。
即ち、極めて高集積、高信頼且つ高性能な半導体集積回
路の形成を可能とした半導体装置を得ることができる。
[実施例] 以下本発明を、図示実施例により具体的に説明する。
第1図は本発明の半導体装置における第1の実施例の模
式側断面図、第2図は本発明の半導体装置における第2
の実施例の模式側断面図、第3図は本発明の半導体装置
における第3の実施例の模式側断面図、第4図は本発明
の半導体装置における第4の実施例の模式側断面図、第
5図は本発明の半導体装置における第5の実施例の模式
側断面図、第6図(a)〜(C)は本発明の半導体装置
における製造方法の一実施例の工程断面図である9全図
を通じ同一対象物は同一符号で示す。
第1図はp型シリコン(Si)基板を用いた際の本発明
の半導体装置における第1の実施例の模式側断面図で、
1は10I5C「3程度のp−型シリコン(Si)基板
、2は30On+s程度の第1の絶縁膜(熱酸化膜)、
3は1o20C「3程度のn十型不純物領域、4は10
20C1l−3程度のp十型不純物領域、5は500−
程度の第2の絶縁膜(化学気相成長酸化膜)、6は埋め
込み導電膜(選択化学気相成長タングステン膜)を示す
同図においては、p−型シリコン(Si)基板1上に第
1の絶縁膜(熱酸化膜)2を介してn+型不純物領域3
及びp+型不純物領域4が設けられており、n十型不純
物領域3及びp十型不純物領域4上に設けられた第2の
絶縁膜(化学気相成長酸化膜)にn十型不純物領域3及
びp十型不純物領域4の一部を露出する開孔を設け、こ
の開孔を選択化学気相成長タングステン膜6によりセル
ファラインに埋め込み、この選択化学気相成長タングス
テン膜6を介してn+型不純物領域3とp士型不純物領
域4との接続を形成している。したがって、異なる導電
型の不純物領域間に高集積及びステップカバレッジの良
い接続の形成を可能にすることができる9 なお同図においては、p十型不純物領域4上の選択化学
気相成長タングステン膜6の膜厚はn+型不純物領域4
上の選択化学気相成長タングステン膜6の膜厚よりやや
薄く形成されている。これは一般に選択化学気相成長導
電膜はn型不純物領域上とp型不純物領域上では成長速
度が異なるためであり、同膜厚に形成したいならば本発
明者により出願されている受付番号1−18260の形
成技術を使用すれば良い9 第2図は本発明の半導体装置における第2の実施例の模
式側断面図で、1〜6は第1図と同じ物を示している9 同図においては、n十型不純物領域3及びp+型不純物
領域4を形成している多結晶シリコン層にn+型不純物
領域3及びp十型不純物領域4の側壁を露出する開孔を
設け、この開孔を選択化学気相成長タングステン膜6の
ラテラル成長によりセルファラインに埋め込み、この選
択化学気相成長タングステン膜6を介してn十型不純物
領域3とp十型不純物領域4の接続を形成したものであ
り、第1の実施例同様、高集積及びステップカバレッジ
の良い接続の形成を可能にすることができる。
第3図は本発明の半導体装置における第3の実施例の模
式側断面図で、1〜4.6は第1図と同じ物を示してい
る。
同図においては、p−型シリコン(Si)基板1にn十
型不純物領域3が形成されており、p−型シリコン(S
i)基板1上に第1の絶縁膜(熱酸化膜)2を介してp
十型不純物領域4が形成されており、p十型不純物領域
4下の第1の絶縁膜(熱酸化膜)にはn十型不純物領域
3の一部を露出する開孔が設けられ、この開孔は選択化
学気相成長タングステン膜6によりセルファラインで埋
め込まれており、この選択化学気相成長タングステンH
6を介してパーティカル方向のn十型不純物領域3とp
十型不純物領域4の接続を形成したものである。これも
第1の実施例同様、高集積及びステップカバレッジの良
い接続の形成を可能にすることができる9 第4図は本発明の半導体装置における第4の実施例の模
式側断面図で、1.2.4〜6は第1図と同じ物を、3
aは第1のn十型不純物領域、3bは第2のn十型不純
物領域を示している。
同図においては、三導電領域の同時接続を形成したもの
である9p−型シリコン(Si)基板1に第1のn十型
不純物領域3aが形成されており、p−型シリコン(S
i)基板1上に第1の絶縁膜(8酸化膜)2を介して第
2のn十型不純物領域3b及びp+型不純物領域4を形
成している多結晶シリコン層が設けられており、この多
結晶シリコン層及び第1の絶縁膜(熱酸化膜)2に第2
のn +型不純物領域3b及びp十型不純物領域4の側
壁且つ第1のn十型不純物領域3aの上面の一部を露出
する開孔を設け、この開孔を選択化学気相成長タングス
テン膜6のラテラル及びパーティカル成長によりセルフ
ァラインに埋め込み、この選択化学気相成長タングステ
ン膜6を介して第1のn十型不純物領域3a、第2のn
十型不純物領域3b及びp十型不純物領域4の接続を形
成したものである。これも第1の実施例同様、高集積及
びステップカバレッジの良い接続の形成を可能にするこ
とができる9第5図は本発明の半導体装置における第5
の実施例の模式側断面図で、l、2.4〜6は第1図と
同じ物を、7はp−型不純物領域を示している同図にお
いては、p十型不純物領域4及びp−型不純物領域7を
形成している多結晶シリコン層にp十型不純物領域4及
びp−型不純物領域7の側壁を露出する開孔を設け、こ
の開孔を選択fヒ字気相成長タングステン膜6のラテラ
ル成長によりセルファラインに埋め込み、この選択化学
気相成長タングステン膜6を介してp十型不純物領域4
とp−型不純物領域7の接続を形成したものであり、こ
の選択化学気相成長タングステン膜6の介在により高濃
度領域からの不純物の拡散を防止できるので、抵抗値の
変化のない高性能な接続の形成を可能にすることができ
る9又、第1の実施例同様の効果を得ることもできる。
次いで本発明に係る半導体装置の製造方法の一実施例に
ついて第6図(a)〜(C)及び第1図を参照して説明
する。
第6図(a) 通常の技法を適用することにより、p−型シリコン(S
i)基板1に第1の絶縁膜(熱酸化膜)2、多結晶シリ
コン層8及び第2の絶縁膜(化学気相成長酸化膜)5を
順次成長する。
第6図(b) 次いで通常のフォトリソグラフィー技術を利用し、レジ
スト(図示せず)をマスク層として、砒素をイオン注入
してn+型不純物領域3を、硼素をイオン注入してp十
型不純物領域4をそれぞれ選択的に多結晶シリコン層8
に形成する。
第6図(C) 次いで通常のフォトリソグラフィー技術を利用し、レジ
スト(図示せず)をマスク層として、選択的に第2の絶
縁膜(化学気相成長酸化膜)5をエツチング除去し、n
+型不純物領域3とp十型不純物領域4の境界近傍を露
出する開孔を形成する9 第1図 次いで前記開孔を選択化学気相成長タングステン膜6に
よりセルファラインに埋め込む。次いで通常のフォトリ
ソグラフィー技術を利用し、レジスト(図示せず)をマ
スク層として、前記多結晶シリコン層8をパターニング
形成する9以上実施例に示したように、本発明の半導体
装置によれば、二次元又は三次元に形成した異なる導電
型の不純物領域間に微細に形成した開孔にセルファライ
ンに選択化学気相成長膜を埋め込み接続できるため、高
集積及びステップカバレッジの良い接続の形成が可能で
ある。又、同導電型の異なる濃度の不純物領域間に微細
に形成した開孔にセルファラインで選択化学気相成長膜
を埋め込み接続することもできるため、高濃度領域から
の不純物の拡散を防止できるので、抵抗値の変化のない
高性能な接続の形成も可能にすることができる[発明の
効果] 以上説明のように本発明によれば、MIS及びバイポー
ラ型半導体装置において、導電型の異なる複数の半導体
層又は濃度の異なる複数の半導体層の接続は、前記半導
体層上の絶縁膜又は前記半導体層に設けられな開孔に概
略埋め込まれた導電膜を介してなされる構造に形成され
ているため、二次元又は三次元に形成した異なる導電型
の半導体層を微細に接続できることによる高集積1ヒを
、異なる濃度の半導体層を抵抗値を変えずに接続できる
ことによる高性能fヒを、接続領域を平坦に形成できる
ことによる高信頼性を可能とすることができる。即ち、
極めて高集積、高ずzm社つ高性能な半導体集積回路の
形成を可能とした半導体装置を得ることができる。
4図面の簡単な説明 第1図は本発明の半導体装置における第1の実施例の模
式側断面図、 第2図は本発明の半導体装置における第2の実施例の模
式側断面図、 第3図は本発明の半導体装置における第3の実施例の模
式側断面図、 第4図は本発明の半導体装置における第4の実施例の模
式側断面図、 第5図は本発明の半導体装置における第5の実施例の模
式側断面図、 第6図(a)〜(C)は本発明の半導体装置における製
造方法の一実R(i例の工程断面図、第7図は従来の半
導体装置における第1の実施例の模式側断面図、 第8図は従来の半導体装置における第2の実施例の模式
側断面図である9 図において、 ■はp−型シリコン(Si)基板、 2は第1の絶縁膜(熱酸化膜)、 3.3a、3hはn十型不純物領域、 4はp十型不純物領域、 5は第2の絶縁膜(化学気相成長酸化膜)、6は埋め込
み導電膜(選択化学気相成長タングステン膜)、 7はp−型不純物領域、 8は多結晶シリコン層 を示す9

Claims (2)

    【特許請求の範囲】
  1. (1)導電型又は濃度の異なる複数の半導体層が前記半
    導体層上の絶縁膜又は前記半導体層に設けられた開孔に
    概略埋め込まれた導電膜を介して接続されていることを
    特徴とする半導体装置。
  2. (2)前記導電膜が選択化学気相成長導電膜からなるこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
JP12079989A 1989-05-15 1989-05-15 半導体装置 Pending JPH02299238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12079989A JPH02299238A (ja) 1989-05-15 1989-05-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12079989A JPH02299238A (ja) 1989-05-15 1989-05-15 半導体装置

Publications (1)

Publication Number Publication Date
JPH02299238A true JPH02299238A (ja) 1990-12-11

Family

ID=14795286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12079989A Pending JPH02299238A (ja) 1989-05-15 1989-05-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH02299238A (ja)

Similar Documents

Publication Publication Date Title
JPH0343778B2 (ja)
JPH07183302A (ja) 金属層の形成及びボンディング方法
KR100228619B1 (ko) 자기-정합 접점 형성 방법 및 구조
JP2605030B2 (ja) 直交バイポーラ−トランジスタ
JPH02299238A (ja) 半導体装置
JPH1092764A (ja) 半導体素子のポリサイド層形成方法
JPS5818784B2 (ja) ハンドウタイソシ ノ デンキヨクハイセンコウゾウ
US5227317A (en) Method of manufacturing semiconductor integrated circuit bipolar transistor device
JP2596848B2 (ja) 半導体装置の製造方法
JPH02192724A (ja) 半導体装置およびその製造方法
JPS63219160A (ja) 半導体素子及びその製造方法
JPH05211131A (ja) 半導体装置
JPS5842257A (ja) 半導体装置
JPH01248558A (ja) 半導体記憶装置およびその製造方法
JPH03191574A (ja) 半導体装置
JP2622770B2 (ja) 半導体装置
JP2753849B2 (ja) 半導体装置
JPS6113383B2 (ja)
JPS6329953A (ja) 半導体装置
JPH0482220A (ja) 半導体装置の製造方法
JPS63293858A (ja) 半導体装置の製造方法
JPS5951130B2 (ja) 漏洩電流の少ない半導体装置の製造方法
JPS62118569A (ja) 半導体装置の製造方法
JPS6114663B2 (ja)
JPH01170042A (ja) 半導体装置