JPH02299256A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばＥＦＲＯＭ（紫外線消去形プログラマブル・リー
ド・オンリ・メモリー）を実装してなるＥＰＲＯＭ内蔵
型の混成集積回路装置に関する。

（ロ）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＰＲＯＭ素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によって被覆され、極めそ小形軽量化が達成されている
。

一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１２図に従
って説明すると、第１２図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エポキシ樹上な
どから構成された絶縁性基板（４２）のスルーホール（
４３）にサーディツプ型パッケージに組込まれＥＰＲＯ
Ｍ素子（４４）が搭載されている。このＥＰＲＯＭ１子
（４４）はヘッダー（４５）およびキャップ（４６）を
有し、前記ヘッダー（４５）はセラミック基材（４７）
に外部導出リード（４８）か低融点ガラス材で接着され
ている。又このヘッダ〜（４５）はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部（
５０）が前記低融点ガラス材上或はセラミック基材（４
７）上に接着されており、この素子搭載部（５０）にＥ
ＰＲＯＭチップ（５１）が紫外線照射面を上にして装着
され、このチップ（５１）の電極と前記外部導出リード
（４８）とが金属剤ｆｉ（５２）によって接続されてい
る。前記キャップ（４６）は蓄部材であって、前記ＥＰ
ＲＯＭチップ（５１）の紫外線照射面と対向する部分に
窓く５３）を有するセラミック基材（５４）を含み、こ
のキャップ（４６）は低融点ガラスによってヘッダー（
４５）に配置きれたＥＰＲＯＭチップ（５１）を密封し
ている。この様にＥＰＲＯＭチップ（５１）を密封した
ＥＰＲＯＭ素子（４４）は、前記絶縁性基板（４２）の
スルーホール（４３）に外部導出リード（４８）を挿通
させ半田によって固定される。このスルーホール（４３
）は導電性配線パターン（４１）によって所要の配線引
回しが施され、前記絶縁性基板の端部に設けられた雄型
コネクタ端子部（５５）から図示しない雌型コネクタへ
と接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１）に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール（４３）に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＰ
ＲＯＭ素子を一部パッケージに組立てることである。Ｅ
ＰＲＯＭ素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーディツプ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温（４００〜ＳＯＯ℃）
シールとなり、ＥＰＲＯＭチップの電極（アルミニウム
）と外部導出リードとを接続する金属細線を同種材料で
構成しないとアロイ化が起り配線抵抗の増加を来したり
、断線を生じたりする。この様な事態を回避する目的で
通常アルミニウム細線が用いられるが、このＥＰＲＯＭ
チップはサブストレートを接地１位にする必要上、ＥＰ
ＲＯＭチップの接地電極を金ペーストで形成されたチッ
プ搭載部とワイヤ接続する。ここに於ても金ペースト中
の金或はおよび箔等の金属と前記アルミニウムとで二次
或は多元合金反応が進むことから、グランドダイスと呼
ばれる頭部にアルミニウムが被着されたシリコン小片を
ＥＰＲＯＭチップと別個に前記金ペーストより成るチッ
プ搭載部に固着させ、このグランドダイス頭部とＥＰＲ
ＯＭチップの接地電極とを接続するという極めて煩雑な
作業を伴う等、従来の実装構造は、小型、軽量、低価格
のいずれも不満足なものである。

斯る問題を解決するために第１３図に示したＥＰＲＯＭ
実装構造がある。

以下に第１３図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁性基板（６
０）は、ＥＰＲＯＭチップ（６１）を載置するチップ搭
載エリヤ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、このエリヤ近傍から主表面（６０ａ）上を引回さ
れて図示しない雄型フネクタ端子部に接続されている。

前記エリヤ（６０ｃ）には、ＥＰＲＯＭチップ（６１）
が搭載され、このチップ（６１）の表面電極と前記配線
パターン（６０ｂ）とが金属細線（６２）により接続さ
れている。勿論金属細線（６２）の１本は前記チップ（
６１）のサブストレートと接続する為に、このチップ（
６１）が搭載された配線パターン（６０ｂ）とワイヤリ
ングされている。前記ＥＰＲＯＭチップ（６１）の紫外
線照射面（６１ａ）上には紫外線透過性樹脂（６３）（
例えば東し社製、型名ＴＸ−９７８）を介して、紫外線
透過性窓材（６４）が固着されている。この窓材（６４
）は、石英、透明アルミナ等、公知の紫外線透過性材料
である。そして、前記窓材（６４）の頂部面（６４ａ）
は、ＥＰＲＯＭチップ（６１）の紫外線照射面に光を導
入する面であるから、この頂部面（６４ａ）を除いた残
余の窓材（６４）部分と、金属細線（６２）と、この金
属細線（６２）と前記配線パターン（６０ｂ）との接続
部分とが合成樹脂（６５）　（例えば日東電工社製、型
名ＭＰ−１０）で被覆されている。もし、絶縁性基板（
６０）と、ＥＰＲＯＭチップ（６１）と窓材（６４）と
を加えた総合厚さ寸法を更に低くする必要があれば、前
記基板（６０）のチップ搭載エリヤ（６０ｃ）をザグリ
穴としてこの基板（６０）の厚さの半分程度握れば良い
。又この様なザグリ穴としておけば、合成樹脂（６５）
の流れ止めダムが形成され湿気などの浸入に対して有効
に作用する。

第１２図および第１３図で示したＥＰＲＯＭ実装構造は
特開昭６０−８３３９３号公報（ＨＯ５に１／１８）に
記載されている。

（ハ）発明が解決しようとする課題 第１３図で示したＥＰＲＯＭ実装構造ではＥＦＲＯＭの
チップをプリント基板上にダイボンディングしているた
め、小型化となることはいうまでもない。しかしながら
、ここでいう小型化はあくまでＥＰＲＯＭ自体の小型化
である。即ち、第１３１３０からは明らかにされていな
いがＥＦＲＯＭの周辺に固着されているマイクロコンピ
ュータおよびその周辺回路素子はディスクリート等の電
子部品で構成されているために、ＥＰＲＯＭを搭載した
プリント基板用の集積回路としてのシステム全体を見た
場合なんら小型化とはならず従来通りプリント基板の大
型化、即ちシステム全体が大型化になる問題がある。更
に第１３図に示したＥＦＲＯＭ構造ではＥＰＲＯＭのプ
ログラムデータを消去する場合、プリント基板上に紫外
線を照射し消去した後、ＥＦＲＯＭから延在された引回
し線の導ｔパターン上にプローブ等の書込み用の端子を
当接して再書込みを行わなければならず、従来の一般的
なＲＯＭライターを使用することができずＥＰＲＯＭの
再書込みという点で煩雑となる問題がある。

また、第１２図に示したＥＰＲＯＭ実装構造では消去後
の再書込みという点ではＥＦＲＯＭをプリント基板から
着脱することが可能であるために、一般的なＲＯＭライ
ターを用いての書込みが行えるために比較的容易に行え
る。しかしながら、第１２図に示した実装構造において
も第１３図と同様にＥＦＲＯＭの周辺の回路、即ち、マ
イクロコンピュータやその周辺ＬＳＩ、ＩＣ等の回路素
子がディスクリート等の電子部品で構成されているため
、プリント基板の大型化、即ちシステム全体が大型化と
なりユーザが要求される軽薄短小のＥＰＲＯＭ搭載の集
積回路を提供することができない大きな問題がある。

更に第１２図および第１３図で示したＥＰＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＦＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。

更に第１２図および第１３図で示したＥＰＲＯＭ実装構
造ではＥＦＲＯＭと、その周辺のマイクロコンピュータ
およびＩＣ，ＬＳＩ等の回路素子が露出されているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。

（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上に樹脂封止型のＥＰＲＯＭを搭載すると共にそのＥ
ＰＲＯＭと接続されるマイクロコンピュータおよびその
周辺の回路素子を搭載し、且つ、ケース材と基板とで形
成された封止空間にマイクロコンピュータ及びその周辺
の回路素子全てが密封封止されＥＦＲＯＭのみがケース
材の周辺の所定位置より突出した基板上に設けられた構
造を有することを特徴とする。

従ってＥＦＲＯＭを搭載した混成集積回路を小型化に且
つＥＰＲＯＭの挿脱が自由自在に行えるＥＦＲＯＭ内蔵
の混成集積回路装置を提供することができる。

（＊）作用 この様に本発明に依れば、ケース材の周辺に拡張した基
板上にＥＦＲＯＭを接続しているのでＥＰＲＯＭの載置
位置をケース材の周辺の任意に設定できるので、内蔵す
るマイクロコンピュータとの電気的接続を考慮して、効
率良＜ＥＦＲＯＭとマイクロコンピュータとを接続する
ことができ、信号線即ち導電路の引回し線を不要にする
ことができる。

更にＥＰＲＯＭの隣接する基板の周辺に最も関連の深い
マイクロコンピュータを配置でき、ＥＰＲＯＭとマイク
ロコンピュータ間のデータのやりとりを行うデータ線を
最短距離あるいは最小距離で実現でき、データ線の引回
しによる実装密度のロスを最小限に抑制することになり
、高密度の実装が行える。

更に本発明ではＥＰＲＯＭ以外の全ての素子がチップ状
で且つケース材と基板で形成された封止空間内に収納さ
れるため小型化でしかも取扱い性の優れた混成集積回路
装置を提供することができる。

くべ〉実施例 以下に第１図乃至第１１図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２）上
に形成された所望形状の導電路（３）と、ケース材（８
）より突出した突出基板（２ａ）上の導電路（３）と接
続された樹脂モールドされた不揮発性メモリー（４）と
、メモリー（４）からデータを供給され且つ基板（２）
上の導電路（３）と接続されたマイクロコンピュータ（
５）およびその周辺回路素子（６）と、基板（２〉に一
体化きれ且つ突出基板（２ａ）を露出するケース材（８
）とをから構成されている。

集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては例えば０．５〜１．０ＩＴｆｌ厚のア
ルミニウム基板を用いる。その基板（２）の表面には第
３図に示す如く、周知の陽極酸化により酸化アルミニウ
ム膜（９）（アルマイト層）が形成され、その−主面側
に１０〜７０μ厚のエポキシあるいはポリイミド等の絶
縁樹脂層（１０）が貼着される。更に絶縁樹脂層（１０
）上には１０〜７０μ厚の銅箔（１１）が絶縁樹脂層（
１０）と同時にローラーあるいはホットプレス等の手段
により貼着されている。

基板（２〉の−主面上に設けられた銅箔（１１）表面上
にはスクリーン印刷によって所望形状の導電路をｎ出し
てレジストでマスクされ、貴金属（金、銀、白金）メッ
キ層が銅箔（１１）表面にメッキされる。然る後、レジ
ストを除去して貴金属メッキ層をマスクとして銅箔（１
１）のエツチングを行い所望の導電路（３）が形成され
る。ここでスクリーン印刷による導電路（３）の細さは
０．５１１１１が限界であるため、極細配線パターンを
必要とするときは周知の写真蝕刻技術に依り約２μまで
の極細導電路（３）の形成が可能となる。

突出基板（２ａ）の導電路（３）上の所定の位置には樹
脂モールドされた不揮発性メモリー（４）とメモリー（
４）からデータを供給されるマイクロコンピュータ（５
）とその周辺の回路素子（６）が搭載され導電路（３）
と接続されている。導電路（３）は基板（２）の略全面
に延在形成され、基板（２）の周端部に延在される導電
路（３）の先端部はリード固着パッドが形成され、その
パッドには外部リード端子（１２）が固着されている。

その外部リード（１２）は取付は基板に取付けるために
略直角に折曲げ形成されている。

不揮発性メモリー（４）としてＥ　Ｐ　ＲＯＭ　（Ｅｒ
ａｓ−ａｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　
０ｎｌｙ　Ｍｅｍｏｒｙ）が用いられる（以下不揮発性
メモリー〈４）をＥＦＲＯＭという）。このＥ　Ｐ　Ｒ
ＯＭ（４）は周知の如く、ＥＦＲＯＭ（４）のペレット
に形成されているフローティングゲートに蓄積されてい
る電子（プログラム・データ）を光を照射して励起させ
て未記憶状態のペレットに戻し再書込みして利用できる
素子である。

一般的なＥＦＲＯＭ（４）の構造は第４図および第５図
に示す様にＤＩＰ（デュアル・イン・ライン）型であり
、大別すると樹脂モールド型パッケージタイプとセラミ
ックス型パッケージタイプとがある。樹脂モールド型あ
るいはセラミックス型のいずれのタイプにおいてもペレ
ット（１２）のメモリーを消去するために光を照射する
必要があるため、ペレット（１２）の上面にあたる部分
はエネルギーの高い光（紫外線）を透過する透過部材（
１３〉が配置きれている。本実施例ではＤＩＰ型のＥＰ
ＲＯＭ（４）であれば樹脂モールド型あるいはセラミッ
クス型のどちらのタイプのパッケージを用いてもよい。

この様なＥＰＲＯＭ装置は特開昭５３−７４°３５８号
公報および特開昭６２−２９０１６０号公報に開示され
ている。

本実施例ではＥ　Ｐ　ＲＯＭ（４）にはＤＩＰ型のＥＰ
ＲＯＭ装置を用いたが、ＥＦＲＯＭ（４）の型は基本的
には任意であり、例えばセラミック型あるいは樹脂モー
ルド型のＬＣＣ，ＰＬＣＣ等のパッケージでも用いるこ
とが可能である。ＬＣＣおよびＰＬＣＣ夫々のタイプの
ＥＰＲＯＭ装置はその底面の四側辺に接続用の電極が設
けられた構造である。ＬＣＣおよびＰＬＣＣ型のＥＰＲ
ＯＭはＤＩＰ型（７）ＥＰＲＯＭに比べて小型化になる
が本実施例では最っとも普及率の高いＤＩＰ型のＥＰＲ
ＯＭ装置を用いて説明するが、より小型化のシステムを
要求する場合にはＬＣＣ，ＰＬＣＣ型のＥＰＲＯＭ装置
を用いればその効果は大である。また、ＬＣＣ，ＰＬＣ
Ｃ型のＥＦＲＯＭはＤＩＰ型と同様にソケットを介して
基板上に搭載される。

ＥＰＲＯＭ（４）のプログラム・データを選択して供給
されるマイクロコンピュータ（５）およびその周辺回路
素子（６）のＩＣ，トランジスタ、チップ抵抗およびチ
ップコンデンサー等はチップ状態で所望の導電路〈３）
上に半田付けあるいはＡｇペースト等のろう材によって
付着され、マイクロコンピュータ（５）および回路素子
〈６）は近傍の導電路（３）にボンディングされている
。更に導電路（３）間にはスクリーン印刷によるカーボ
ン抵抗体およびニッケルメッキによるニッケルメッキ抵
抗体が夫々抵抗素子として形成されている。

一方、ケース材（８）は絶縁部材としての熱可塑性樹脂
から形成され、基板（２）と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材（
８）の周端部は基板（２）の略周端部に配置されて接着
性を有したシール剤（Ｊシ一ト：商品名）によって基板
（２）と強固に固着一体化される。この結果、基板（２
）とケース材（８）間に所定の封止空間部（１４）が形
成されることになる。更に本実施例のケース材（８）か
ら突出基板（２ａ）が露出し、この突出基板（２ａ）は
ＥＰＲＯＭ（４）が載置できる大きさに形成されている
。なおこの突出基板（２ａ）は基板（２）の４辺のどの
位置にも設けられることができ、マイクロコンピュータ
（５）との関係でその位置が決定される。

ケース材（８）から露出した突出基板（２ａ）上にはソ
ケット（１５）の電極と固着接続される複数の導電路（
３）の一端が形成され、その導電路（３）の先端部にＥ
　Ｐ　ＲＯＭ（４）を挿入するソケット（１５）が固着
される。ソケット（１５）が固着された導電路（３）の
他端はマイクロコンピュータ（５）の近傍に効率よく引
回しされチップ状のマイクロコンピュータ（５）とボン
ディングワイヤで電気に接続される。

ここでＥＦＲＯＭ（４）とマイクロコンピュータ（５）
との位置関係について述べる。第６図はＥＦＲＯＭ（４
）とマイクロコンピュータ（５）とを基板（２）上に配
置したときの要部拡大図であり、ＥＰＲＯＭ（４）とチ
ップ状のマイクロコンピュータ（５）とは第６図に示す
如く、多数本の導電路（３）を介して接続されるため、
その導電路（３）の引回しを短くするためにＥ　Ｐ　Ｒ
ＯＭ（４）とマイクロコンピュータ（５）は夫々、隣接
する位置かあるいはできるだけ近傍に位置する様に配置
される。従ってＥＦＲＯＭ（４）とマイクロコンピュー
タ（５）との導電路（３）の引回しは最短距離で形成で
き基板上の実装面積を有効に使用することができる。Ｅ
ＰＲＯＭ　（４）とその近傍あるいは隣接した位置に配
置されたチップ状のマイクロコンピュータ（５）は第６
図の如く、マイクロコンピュータ（５）の近傍に延在さ
れた導電路（３）の先端部とワイヤ線によってボンディ
ング接続されＥＦＲＯＭ（４）と電気的に接続される。

ところで、ＥＦＲＯＭ（４）はソケット（１５）に挿入
されて突出基板（２ａ）上に搭載されることになり、Ｅ
ＦＲＯＭ（４）はケース材（８）に隣接して配置される
。このとき、ＥＦＲＯＭ（４）の上面とケース材（８）
の上面とは略一致した状態であることが好ましい。この
結果、ＥＦＲＯＭ（４）だけが露出し、他１７）マイク
ロコンピュータ（５）およびその周辺の回路素子（６）
は封止空間（１４）内に配置されることになる。

上述の如く、Ｅ　Ｆ　ＲＯＭ（４）と接続されるマイク
ロコンピュータ（５）およびその周辺の回路素子（６）
は基板（２）とケース材（８）で形成された封止空間部
（１４）に配置する様に設定されている。即ち、チップ
状の電子部品および印刷抵抗、メッキ抵抗等の抵抗素子
の全ての素子が封止空間部（１４）内に設けられている
。ところで、ＥＦＲＯＭ（４）上には光を遮光するため
に遮光用のシール材〈１６）が貼着される。

本実施例でＥＦＲＯＭ（４）のデータ消去を行う場合は
シール材（１６）を剥して紫外線を照射するかあるいは
ソケット（１５）からＥＦＲＯＭ（４）を離脱して紫外
線を照射するケースがある。また、再書込みの場合はＥ
ＦＲＯＭ（４）をソケットから離脱して一般的なＲＯＭ
ライターを使用して電気的に書込みを行い、書込み後、
ソケット〈１５）に挿入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ス、モデム（ＭＯＤＥＭ）とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第７図に示したブロック図に基づいてモデムを簡単に説
明する。

第７図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（２１）と、ＤＴＥインターフェース（２１）
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（５）と、マイクロコンピュ
ータ（５）からアドレスされるデータを内蔵したＥＦＲ
ＯＭ（４＞と、マイクロコンピュータ（５）からの出力
信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　Ｃ０ＮＴＲ
０Ｌ　　ＵＮＩＴ）に出力する第１および第２の変復調
回路（２２）（２３）と、マイクロコンピュータ（５）
からの出力信号に応じて所望のＤＴＭＦ信号（トーン信
号）を発生するＤＴＭＦ発生器（２４）とをから構成さ
れている。

ＤＴＥインターフェースは例えば５ＴＣ９６１０（セイ
コーエプソン）等のＩＣより成り、第８図の如く、パソ
コンの出力信号を供給し、その出力信号を内蔵メモリー
内に蓄積してマイクロコンピュータ（５）へ出力する送
信メモリ一部（２５）と、マイクロコンピュータ（５）
からの出力信号が供給される信号を内蔵メモリー内番こ
蓄積してパソコンへ出力する受信メモリ一部（２６）と
、送信メモリ一部（２５）および受信メモリ一部（２６
）を介して入出力される夫々の信号を切替える制御部（
２７）とからなり、パソコン（２８）とマイクロコンピ
ュータ（５）とを接続するための所定の機能を有するも
のである。

マイクロコンピュータ（５）は例えば５ＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第９図の如く、
ＤＴＥインターフェース（２１）から出力される出力信
号を認識するコマンド認識部と、コマンド認識部によっ
て認識された出力信号を解読するコマンド解読部と、コ
マンド解読部で解読された信号に基づいてメモリ一部の
データと比較し変復調回路へデータを供給するコマンド
実行部と、コマンド解読部のデータとメモリ一部内のデ
ータとの比較結果、誤ったデータがコマンド実行部に供
給された際にＤＴＥインターフェース（２１）に出力信
号を出力する応答コード生成部とからなる。

変復調回路（２８〉はマイクロコンピュータ（５）から
送信されるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ（５）へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第１の変復調回路〈２２
）は３００ｂｐｓの低速変復調回路であり、第２の変復
調回路（２３）は１２００ｂｐＳの中速変復調回路であ
る。夫々の第１および第２の変復調回路（２２）（２３
）はマイクロコンピュータ（５）により、いずれか一方
の変復調回路が選択される。

ＤＴＭＦ発生器（２４）はマイクロコンピュータ（５）
のコマンド実行部より出力されたデータをＣＯＬ、ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信Ａ　Ｍ　Ｐ　（２９ａ）に出力して電話回
線へ信号を供給する。

ＥＦＲＯＭ（４）内にはモデムの各種のモードを設定す
るためのプログラムデータがメモリーされており、マイ
クロコンピュータ（５）のアドレスに基ついてマイクロ
コンピュータ（５）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（５）からの読出し信号に基づいて制御スイッチ
（２９ｄ）が動作し、所定のアドレスデータがＥＰＲＯ
Ｍ（４＞に供給され、そのアドレスに基づいたＥＦＲＯ
Ｍ（４）のプログラム・データがマイクロコンピュータ
（５）に供給され、通信を行う夫々のモデムの通信規格
（ＢＥＬＬ／ＣＣＩＴＴ規格）、通信速度（３００／１
２００ｂｐＳ）、データファーマットの一致、デツプス
イッチモードの切替等の各種のモードが一致しているか
が確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用のＤＴ
Ｅインターフェース（２１）に入力され、電話番号を解
読する為にマイクロコンピュータ（５）に転送される。

その解読した結果をＤＴＭＦ発生器（２４）に送信し、
ＤＴＭＦ発生器（２４）からＤＴＭＦ信号が発信されそ
の信号は送信Ａ　Ｍ　Ｐ　（２９ａ）、うインドランス
（２９ｃ）を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（２９ｃ）、受信ア
ンプ（２９ｂ）を通り低速変復調回路（２２〉でそのア
ンサ−トーンが起呼側のモデムに対して所定のアンサ−
トーンであるか否かを検出する。所定のアンサ−トーン
であれば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（２１）に入力し、
そのデータをマイクロコンピュータ（５）に転送する。

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路〈２２〉に送信される。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基づいて
周波数変調ＦＳＸされ、送信ＡＭＰ（２９）、ライント
ランス（３２）を介して応答側のモデムに送信される。

一方、応答側のパソコンのキー人力信号によって送出し
た岡波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（２９ｃ）、受信Ａ　Ｍ　Ｐ　（２
９ｂ）を介して低速変復調回路（２２）に入力される。

ここでアナログ信号はデジタル信号に変換されＤＴＥイ
ンターフェース（２１）に入力され、シリアルデジタル
信号からパラレルデジタル信号に変換されて起呼側のパ
ソコンに入力される。その結果起呼側ヘパソコンと応答
側のパソコンは全二重通信ができる様になりパソコン通
信が実現する。

第１０図は第７図で示したモデム回路を本実施例で用い
た基板（２）上に実装した場合の平面図であり、実装さ
れる回路素子の図符号は同一符号とする。ＥＰＲＯＭ（
４）とマイクロコンピュータ（５）との接続はパスライ
ンで示す、尚、複数の回路素子を接続する導電路は煩雑
のため省略する。

第１０図に示す如く、基板（２）の対向する周端部には
外部リード端子（１２）が固着される複数の固着用パッ
ド（３ａ）が設けられている。固着バッド（３ａ）から
延在される導電路（３）上封止空間（１４）の位置には
複数の回路素子が、突出基板（２ａ）上にはＥＰＲＯＭ
（４）を搭載するソケッ１−（１５）が固着される。断
る基板（２）上にはＥＦＲＯＭ（４）以外のマイクロコ
ンピュータ（５）を含む複数の回路素子が固着されてお
り、（２１）はＤＴＥインターフェース、（２２）（２
３）は第１および第２の変復調回路、（２４）はＤＴＭ
Ｆ発生回路、（２９ａ）はＥＦＲＯＭ（４）を制御する
制御スイッチ、（５）はマイクロコンピュータ、（６）
はコンデンサー等のチップ部品である。

第１０図に示す如く、マイクロコンピュータ（５）の近
傍あるいは隣接するケース材（８）より露出した突出基
板（２ａ）にＥＰＲＯＭ（４）が搭載されるソケット（
１５）が固着される。マイクロコンピュータ（５）の近
傍あるいは隣接する位置にソケット（１５）を固着する
ことで、マイクロコンピユータフ５）とＥＦＲＯＭ（４
）との信号線、即ち導電路（３）の引回し線の距離を最
短でしかも最小の距離で引回すことができ、他の実装パ
ターンを有効に使用できると共に高密度実装が行える。

このときソケット（１５）はケース材（８）から露出し
基板（２）の任意の周端部に設けた突出基板（２ａ〉に
設けられる。尚、一点鎖線で囲まれた領域は接着シート
でケース材（８）が固着される領域を示す。

第１１図は第１０図で示した基板（２）上にケース材（
８）を固着したときのモデム用の混成集積回路装置の完
成品の平面図であり、ケース材（８）の周端辺の突出基
板〈２ａ）上にはＥ　Ｆ　ＲＯＭ（４）が露出された状
態となる。即ち、ＥＰＲＯＭ（４）以外の他の素子は全
てケース材（８）と基板（２）とで形成された封ＩＥ空
間（１４）内に封止され且っＥＦＲＯＭ（４）のみが露
出されるのでＥＰＲＯＭ（４）の挿脱が必要に応じて自
由自在に行うことができる。

以上に詳述したモデム用の混成集積回路装置のＥＦＲＯ
Ｍ（４）には製品仕様の多様化に備え、仕向地、ＯＥＭ
、自社販売等セットメーカ（ユーザ）が要望する仕様変
更に対して容易に対応することができる。即ち、ＥＰＲ
ＯＭ（４）以外の回路構成はあらかじめ各種の仕様変更
に対応する様に設計されていたが、特定のユーザの仕様
に基づいて混成集積回路を設計すると、他のユーザ仕様
と一致しないことがあった場合、従来では混成集積回路
自体の設計を見なおす必要があった。

しかし本発明の混成集積回路装置ではＥＰＲＯＭ（４）
がソケット（１５）を介して突出基板（２ａ）上に搭載
され且つケース材（８）から露出された状態であるため
、ＥＰＲＯＭ（４）の離脱が行えるのでユーザ側でＥＦ
ＲＯＭを選択して実装するだけで１つの混成集積回路装
置で多機種の混成集積回路装置の実現が行える。

断る本発明に依れば、基板（２〉の所望位置に突出基板
（２ａ）を設け、その突出基板（２ａ）上の導電路（３
）にソケット（１５）を介して樹脂モールドされたＥＰ
ＲＯＭ（４）を接続し、基板（２）とケース材（８）と
で形成された封止空間（１４）にマイクロコンピュータ
（５〉および他の回路素子（６）を固着することにより
、混成集積回路とＥＰＲＯＭとの一体化した装置ができ
且つ必要性に応じて容易にＥＰＲＯＭの挿脱が行える大
きな特徴を有する。

（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１に基板（２
）の任意の周端辺に突出基板（２ａ）を設け、その突出
基板（２ａ）上の導電路（３）に樹脂モールドされたＥ
ＦＲＯＭ（４）を接続しているので、ＥＰＲＯＭ（４）
の載置位置の周辺の任意に選定できる利点を有する。こ
のため内蔵するマイクロコンピュータとの電気的接続を
考慮して、効率良くＥＰＲＯＭ（４）とマイクロコンピ
ユータフ５）とを接続できデータ線の引回しを不要にで
きる。更に詳述すると、Ｅ　Ｆ　ＲＯＭ（４）の隣接す
る位置に最も関連の深いマイクロコンピュータ＜５）を
配置でき、その結果ＥＦＲＯＭ（４）とマイクロコンピ
ュータ（５）間のデータのやりとりを行うデータ線を最
短距離あるいは最も設計容易なレイアウトで実現でき、
データ線の引回しによる実装密度のロスを最小限に抑制
できる。

第２に基板（２）の周端部に設けた突出基板（２ａ〉＋
、ｌ：ＥＰＲＯＭ（４）を配置しているので、一体化し
た小型の混成集積回路装置として取り扱える利点を有す
る。更に集積回路基板（２）上の組込むマイクロコンピ
ュータおよびその周辺回路素子の実装密度を向上するこ
とにより、従来必要とされたプリント基板を廃止でき、
１つの小型化されたＥＰＲＯＭ（４）を着脱自在に内蔵
する混成集積回路装置を実現できる。

第３に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導１路
（３）として銅箔（１１）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第４にＥＰＲＯＭ（４）として市販されているデュアル
インライン型あるいはＬＣＣ型を用いることができるの
で、混成集積回路装置へのＥＰＲＯＭ（４）の実装が極
めて容易に実現できる利点を有する。

第５にＥＦＲＯＭ（４）と接続きれるマイクロコンピュ
ータ（５）およびその周辺回路素子（６）はケース材〈
８）と集積回路基板（２）とで形成される封止空間（１
４〉にグイ形状あるいはチップ形状で組み込まれるので
、従来のプリント基板の様に樹脂モールドしたものに比
較して極めて占有面積が小さくなり、実装密度の大幅に
向上できる利点を有する。

第６にケース材（８）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（１４）として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる。

第７に突出基板（２ａ）上にソケット（１５〉を設ける
ことにより、ＥＰＲＯＭ（４）の着脱を自在に行え、Ｅ
ＦＲＯＭ（４）の交換や消去および再書込みを自由に行
える利点を有する。

第８にケース材（８）とＥＰＲＯＭ（４）の上面を一致
させることにより、平坦な上面を有する混成集積回路装
置を実現できる利点を有する。

第９に集積回路基板（２）の−辺あるいは相対向する辺
から外部リード（１２）を導出でき、極めて多ビンの混
成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板の断面図、第
４図は本実施例で用いるＥＰＲＯＭの斜視図、第５図は
第４図の断面図、第６図は基板上のＥＦ’ＲＯＭ周辺を
示す要部拡大斜視図、第７図は本実施例で用いたモデム
を示すブロック図、第８図は第７図で示したモデムのＤ
ＴＥインターフェースを示すブロック図、第９図は第７
図で示したモデムのマイクロコンピュータを示すブロッ
ク図、第１０図は第７図で示したブロック図を基板上に
実装したときの平面図、第１１図は第１０図に示した基
板上にケース材を固着したときの平面図、第１２図およ
び第１３図は従来のＥＦＲＯＭ実装構造を示す断面図で
ある。 （１）・・・混成集積回路装置、　（２）・・・集積回
路基板、　（２ａ）・・・突出基板、　（３）・・・導
電路、　（４）・・・ＥＦＲＯＭ、　　　（５）・・・
マイクロコンピュータ、（６）・・・回路素子、　（８
）・・・ケース材、　（１５）・・・ソケット。

Claims (9)

【特許請求の範囲】
1. （１）集積回路基板と、 前記基板上に形成された所望のパターンを有する導電路
   と、 前記導電路に接続された樹脂モールドされた不揮発性メ
   モリーと、 前記メモリーからデータを供給され且つ前記基板上の導
   電路と接続されたマイクロコンピュータおよびその周辺
   回路素子と、 前記基板に一体化されたケース材とを具備し、前記ケー
   ス材より突出した前記基板上の前記導電路に前記不揮発
   性メモリーを接続し、前記基板と前記ケース材で形成さ
   れた封止空間に前記マイクロコンピュータおよびその周
   辺回路素子を配置したことを特徴とする混成集積回路装
   置。
2. （２）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
3. （３）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
4. （４）前記マイクロコンピュータは前記導電路上にダイ
   形状で組み込まれることを特徴とする請求項１記載の混
   成集積回路装置。
5. （５）前記周辺回路素子としてチップ抵抗、チップコン
   デンサーを用いることを特徴とする請求項１記載の混成
   集積回路装置。
6. （６）前記ケース材の周端部を前記基板の周端部とほぼ
   一致させたことを特徴とする請求項１記載の混成集積回
   路装置。
7. （７）前記基板上に前記導電路と接続されたソケットを
   設け、前記ソケットに前記不揮発性メモリーを挿入する
   ことを特徴とする請求項１記載の混成集積回路装置。
8. （８）前記不揮発性メモリーの上面と前記ケース材の上
   面とを実質的に一致させたことを特徴とする請求項７記
   載の混成集積回路装置。
9. （９）前記不揮発メモリーはデュアルインライン型ある
   いはＬＣＣ型樹脂モールドされていることを特徴とする
   請求項１記載の混成集積回路装置。