JPH02299254A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばＥＰＲＯＭ（紫外線消去形プログラマブル・リー
ド・オンリ・メモリー）を実装してなるＥＦＲＯＭ内蔵
型の混成集積回路装置に関する。

（ロ）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＰＲＯＭ素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によって被覆され、極めて小形軽量化が達成されている
。

一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１４図に従
って説明すると、第１４図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エポキシ樹脂な
どから構成された絶縁性基板（４２）のスルーホール（
４３）にサーディツプ型パッケージに組込まれＥＰＲＯ
Ｍ素子（４４）が搭載されている。このＥＰＲＯＭ素子
（４４）はヘッダー（４５）およびキャップ（４６）を
有し、前記ヘッダー（４５）はセラミック基材（４７）
に外部導出リード（４８〉か低融点ガラス材で接着され
ている。又このヘッダー（４５〉はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部（
５０）が前記低融点ガラス材上或はセラミック基材（４
７）上に接着されており、この素子搭載部（５０）にＥ
ＰＲＯＭチップ（５１）が紫外線照射面を上にして装着
され、このチップ（５１）の電極と前記外部導出リード
（４８）とが金属細線（５２）によって接続されている
。前記キャップ（４６）は蓄部材であって、前記ＥＰＲ
ＯＭチップ（５１）の紫外線照射面と対向する部分に窓
（５３）を有するセラミック基材（５４）を含み、この
キャップ（４６）は低融点ガラスによってヘッダー（４
５）に配置されたＥＰＲＯＭチップ（５１）を密封して
いる。この様にＥＰＲＯＭチップ（５１）を密封したＥ
ＰＲＯＭ素子（４４）は、前記絶縁性基板（４２）のス
ルーホール（４３）に外部導出リード（４８〉を挿通さ
せ半田によって固定される。このスルーホール（４３）
は導電性配線パターン（４１）によって所要の配線引回
しか施され、前記絶縁性基板の端部に設けられた雄型コ
ネクタ端子部（５５）から図示しない雌型コネクタへと
接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１）に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール（４３）に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＰ
ＲＯＭ素子を一部パッケージに組立てることである。Ｅ
ＰＲＯＭ素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーディツプ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温（４００〜ＳＯＯ℃）
シールとなり、ＥＰＲＯＭチップの電極（アルミニウム
）と外部導出リードとを接続する金属細線を同種材料で
構成しないとアロイ化が起り配線抵抗の増加を来したリ
、断線を生じたりする。この様な事態を回避する目的で
通常アルミニウム細線が用いられるが、このＥＰＲＯＭ
チップはサブストレートを接地電位にする必要上、ＥＰ
ＲＯＭチップの接地電極を金ペーストで形成されたチッ
プ搭載部とワイヤ接続する。ここに於ても金ペースト中
の金或はおよび箔等の金属と前記アルミニウムとで二次
或は多元合金反応が進むことから、グランドダイスと呼
ばれる頭部にアルミニウムが被着されたシリコン小片を
ＥＰＲＯＭチップと別個に前記金ペーストより成るチッ
プ搭載部に固着させ、このグランドダイス頭部とＥＰＲ
ＯＭチップの接地電極とを接続するという極めて煩雑な
作業を伴う等、従来の実装構造は、小型、軽量、低価格
のいずれも不満足なものである。

斯る問題を解決するために第１５図に示したＥＰＲＯＭ
実装構造がある。

以下に第１５図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹Ｉ指板などの絶縁性基板（
６０）は、ＥＰＲＯＭチップクロ１）を載置するチップ
搭載エリヤ（６０ｃ）を有し、前記配線パターン（６０
ｂ）は、このエリヤ近傍から主表面（６０ａ）上を引回
されて図示しない雄型コネクタ端子部に接続されている
。前記エリヤ（６０ｃ）には、ＥＰＲＯＭチップ（６１
）が搭載され、このチップ（６１）の表面電極と前記配
線パターン（６０ｂ）とが金属細線（６２）により接続
されている。勿論金属細線（６２）の１本は前記テップ
〈６１）のサブストレートと接続する為に、このチップ
（６１）が搭載された配線パターン（６０ｂ）とワイヤ
リングされている。前記ＥＰＲＯＭチップ（６１）の紫
外線照射面（６１ａ）上には紫外線透過性樹Ｊｌｌ（６
３）（例えば東し社製、型名ＴＸ−９７８）を介して、
紫外線透過性窓材（６４）が固着されている。この窓材
（６４）は、石英、透明アルミナ等、公知の紫外線透過
性材料である。そして、前記窓材（６４）の頂部面（６
４ａ）は、ＥＰＲＯＭチップ（６１）の紫外線照射面に
光を導入する面であるから、この頂部面（６４ａ）を除
いた残余の窓材（６４）部分と、金属細線（６２）と、
この金属細線（６２）と前記配線パターン（６０ｂ）と
の接続部分とが合成樹Ｊｆｌ（６５）（例えば日東電工
社製、型名ＭＰ−１０）で被覆されている。もし、絶縁
性基板（６０）と、ＥＰＲＯＭチップ（６１）と窓材（
６４）とを加えた総合厚さ寸法を更に低くする必要があ
れば、前記基板（６０）のチップ搭載エリヤ（６０ｃ）
をザグリ穴としてこの基板（６０）の厚さの半分程度握
れば良い。又この様なザグリ穴としておけば、合成樹脂
（６５）の流れ止めダムが形成され湿気などの浸入に対
して有効に作用する。

第１４図および第１５図で示したＥＰＲＯＭ実装構造は
特開昭６０−８３３９３号公報（ＨＯ５Ｋ　１／１８）
に記載されている。

（ハ）発明が解決しようとする課題 第１５図で示したＥＰＲＯＭ実装構造ではＥＰＲＯＭの
チップをプリント基板上にダイポンディングしているた
め、小型化となることはいうまでもない、しかしながら
、ここでいう小型化はあくまでＥＰＲＯＭ自体の小型化
である。即ち、第１５図からは明らかにされていないが
ＥＰＲＯＭの周辺に固着されているマイクロコンピュー
タおよびその周辺回路素子はディスクリート等の電子部
品で構成されているために、ＥＦＲＯＭを搭載したプリ
ント基板用の集積回路としてのシステム全体を見た場合
なんら小型化とはならず従来通りプリント基板の大型化
、即ちシステム全体が大型化になる問題がある。更に第
１５図に示したＥＦＲＯＭ構造ではＥＦＲＯＭのプログ
ラムデータを消去する場合、プリント基板上に紫外線を
照射し消去した後、ＥＰＲＯＭから延在された引回し線
の導電パターン上にプローブ等の書込み用の端子を当接
して再書込みを行わなければならず、従来の一般的なＲ
ＯＭライターを使用することができずＥＦＲＯＭの再書
込みという点で煩雑となる問題がある。

また、第１４図に示したＥＰＲＯＭ実装構造では消去後
の再書込みという点ではＥＦＲＯＭをプリント基板から
着脱することが可能であるために、一般的なＲＯＭライ
ターを用いての書込みが行えるために比較的容易に行え
る。しかしながら、第１２図に示した実装構造において
も第１４図と同様にＥＰＲＯＭの周辺の回路、即ち、マ
イクロコンピュータやその周辺ＬＳＩ、ＩＣ等の回路素
子がディスクリート等の電子部品で構成されているため
、プリント基板の大型化、即ちシステム全体が大型化と
なりユーザが要求される軽薄短小のＥＦＲＯＭ搭載の集
積回路を提供することができない大きな問題がある。

更に第１４図および第１５図で示したＥＦＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＦＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。

更に第１４図および第１５図で示したＥＦＲＯＭ実装構
造ではＥＦＲＯＭと、その周辺のマイクロコンピュータ
およびＩＣ，ＬＳＩ等の回路素子が露出されているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。

（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板の所定位置に孔を設け、その孔内に基板上に形成され
た導電路と接続されたソケットを固着し、そのソケット
に不揮発性メモリーを挿入して不揮発性メモリーだけを
露出する様に、マイクロコンピュータおよび他の全ての
回路素子を基板とケース材とで形成された封止空間に封
止する構造を特徴とする。

従ってＥＦＲＯＭを搭載した混成集積回路を小型化でし
かも高密度実装のＥＰＲＯＭ内蔵の混成集積回路装置を
提供することができる。また、不揮発性メモリーは孔が
設けられた基板の露出面の孔内に固着されたソケットに
挿入されて実装されているため不揮発性メモリーの挿脱
が自由自在に行える。

（＊）作用 この様に本発明に依れば、基板の所定位置に孔を設け、
その孔に固着させ基板上に形成された導電路と接続され
たソケットに不揮発性メモリーを挿入して導電路との接
続を行っているため、不揮発性メモリーの載置位置を任
意に設定でき、内蔵するマイクロコンピュータとの電気
的接続を考慮して、効率良＜ＥＰＲＯＭとマイクロコン
ピュータとを接続することができ、信号線即ち導電路の
引回し線を不要にすることができる。

更にＥＰＲＯＭの隣接する位置に最も関連の深いマイク
ロコンピュータを配置でき、ＥＰＲＯＭとマイクロコン
ピュータ間のデータのやりとりを行うデータ線を最短距
離あるいは最小距離で実現でき、データ線の引回しによ
る実装密度のロスを最小限に抑制することになり、高密
度の実装が行える。

更に本発明では不揮発性メモリーだけが基板の所定位置
に設けた孔に固着されたソケットに挿入されて外部に露
出されており、他の全ての回路素子は基板とケース材で
形成された封止空間内に収納されているため小型化で高
密度実装の混成集積回路装置を提供することができる。

くべ）実施例 以下に第１図乃至第１３図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。

第１図乃至第３図には、本発明の一実施例の混成集積回
路装置（１）が示されている。この混成集積回路装置（
１）は独立した電子部品として用いられコンピュータ等
の幅広い分野で機能を独立して有する集積回路として用
いられる。

この混成集積回路装置（１）は第１図乃至第３図に示す
様に、集積回路基板（２）と、集積回路基板り２）の所
定位置に設けられた孔（４）と、集積回路基板（２）上
に形成された所望形状の導電路（５）と、孔（４）に固
着され導電路（５）と接続されたソケット（１６）と、
ソケット（１６）に挿入され導電路（５〉と接続された
不揮発性メモリー（６）と、そのメモリー（６）からデ
ータを供給されたマイクロコンピュータ（７）およびそ
の周辺の回路素子〈８〉と、基板（２〉と一体化するケ
ース材（９）とをから構成される。

集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては、例えば０．５〜ｉ、ｏｓ＋厚のアル
ミニウム基板を用いる。その基板（２）の表面には第４
図に示す如く、周知の陽極酸化により酸化アルミニウム
膜（９’）（アルマイト層）が形成され、その−主面側
に１０〜７０μ厚のエポキシおよびポリイミド等の絶縁
樹脂層（１０）が貼着される。更に絶縁樹脂層（１０）
上には１０〜７０μ厚の銅箔（１１）が絶縁樹脂層（１
０）と同時にローラーあるいはホットプレス等の手段に
より貼着されている。

基板（２）の−主面上に設けられた銅箔（１１）表面上
にはスクリーン印刷によって所望形状の導電路を露出し
てレジストでマスクされ、貴金属（金、銀、白金）メッ
キ層が銅箔（１１）表面にメッキされる。然る後、レジ
ストを除去して貴金属メッキ層をマスクとして銅ｆｉ（
１１）のエツチングを行い所望の導電路（５）が形成さ
れる。ここでスクリーン印刷による導電路（５）の細さ
は０．５ｍが限界であるため、極細配線パターンを必要
とするときは周知の写真蝕刻技術に依り約２μまでの極
細導電路（５）の形成が可能となる。

基板（２）上の導電路（５）には不揮発性メモリー（６
）とそのメモリー（６）からデータを供給されるマイク
ロコンピュータ（７）およびその周辺の回路素子（８）
が搭載されている。また基板（２〉の−側辺あるいは対
向する側辺周端部に導電路（５）が延在され外部リード
端子（１２）を固着するための複数のパッドが形成され
ている。このパッドには外部リード端子（１２）が半田
によって固着され、水平に導出されてその中央部分で略
直角に新曲られている。

不揮発性メモリー（６）としてＥ　Ｐ　ＲＯＭ　（Ｅｒ
ａｓ−ａｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　
０ｎｌｙ　Ｍｅｍｏｒｙ）が用いられる（以下不揮発性
メモリー（６）をＥＦＲＯＭという）。このＥＰＲＯＭ
（６）は周知の如く、ＥＰＲＯＭ　（６）のベレットに
形成されているフローティングゲートに蓄積されている
電子（プログラム・データ）を光を照射して励起させて
未記憶状態のベレットに戻し再書込みして利用できる素
子である。

一般的なＥＦＲＯＭ（６）の構造は第５図および第６図
に示す様にＤＩＰ（デュアル・インφライン）型であり
、大別すると樹脂モールド型パッケージタイプとセラミ
ックス型パッケージタイプとがある。樹脂モールド型あ
るいはセラミックス型のいずれのタイプにおいてもベレ
ット（１４）（７）メモリーを消去するために光を照射
する必要があるため、ベレット（１４）の上面にあたる
部分はエネルギーの高い光（紫外線）を透過する透過部
材（１５）が配置されている。本実施例ではＤＩＰ型の
ＥＰＲＯＭ（６）であれば樹脂モールド型あるいはセラ
ミックス型のどちらのタイプのパッケージを用いてもよ
い。この様なＥＰＲＯＭ装置は特開昭５３−７４３５８
号公報および特開昭６２−２９０１６０号公報に開示さ
れている。

本実施例ではＥＰＲＯＭ（６）にはＤＩＰ型のＥＰＲＯ
Ｍ装置を用いたが、Ｅ　Ｆ　ＲＯＭ（６）の型は基本的
には任意であり、例えばセラミック型あるいは樹脂モー
ルド型のＬＣＣ，ＰＬＣＣ等のパッケージでも用いるこ
とが可能である。ＬＣＣおよびＰＬＣＣ夫々のタイプの
ＥＰＲＯＭ装置はその底面の四側辺に接続用の電極が設
けられた構造である。ＬＣＣおよびＰＬＣＣ型のＥＰＲ
ＯＭはＤＩＰ型のＥＦＲＯＭに比べて小型化になるが本
実施例では最っとも普及率の高いＤＩＰ型のＥＰＲＯＭ
装置を用いて説明するが、より小型化のシステムを要求
する場合にはＬＣＣ，ＰＬＣＣ型のＥＰＲＯＭ装置を用
いればその効果は大である。また、ＬＣＣ、ＰＬＣＣ型
のＥＦＲＯＭはＤＩＰ型と同様にソケットを介して基板
上に搭載される。

一方、本発明では、基板（２）の所定位置に孔（４）が
設けられている。この孔（４）は第１図および第２図か
ら明らかな如く、ＥＦＲＯＭ（６）のリードビンの導出
方向と同じ数だけの孔（４）が設けられている。即ち、
本実施例で用いるＥＰＲＯＭ（６）はＤＩＰ型タイプの
ために、基板（２）には２つの長形状の孔（４〉が形成
されている。この孔（４）は上述で説明した導電路（５
）の形成前にブレス打抜工程によって形成されているも
のとする。本実施例で使用するＥＦＲＯＭ（６）は上述
した様にＤＩＰ型であるがＬＣＣ型あるいはＰＬＣＣ型
のＥＦＲＯＭを使用する場合には基板に形成する孔は図
示しないがＥ　Ｆ　ＲＯＭと略同−形状の１つの孔を形
成すればよい。

その孔（４）には後述するソケットク１６）の一部分が
嵌合されて基板（２）と一体化される。斯る孔（４）の
周端部には基板（２）上に形成された一部分の導電路（
５）の先端部が延在して形成されており、その導電路（
５）の先端部とソケット（１６）の電極は所定の半田リ
フロ一工程により半田（１７）で固着接続されている。

ソケット（１６）は第２図に示す如く、その断面が下駄
状に成る様に形成されており、その下駄状の突出した２
つの突出部（１８）が孔（４）内に嵌合されすき間がで
きること無く完全シールされている。

そのソケット（１６）の接続用電極は孔（４）の周端部
に延在形成された導電路（５）と半田（１７）で接続さ
れる。孔（４）内にソケット（１６）を嵌合するとソケ
ット（１６）の２つの下駄状の突出部（１８）の上面は
基板（２〉の上面と同一面かあるいは若干突出する様に
配置設定されている。ＥＦＲＯＭ（６）は断るソケット
（１６）の２つの突出部（１８〉に挿入されて導電路（
５）と接続されることになる。

一方、ＥＦＲＯＭ（６）のプログラム・データを選択し
て供給されるマイクロコンピュータ（７〉およびその周
辺の回路素子（８）のＩＣ，トランジスタ、チップ抵抗
およびチップコンデンサー等はチップ部品で所望の導電
路（５）上に半田付けあるいはＡｇペースト等のろう材
によって付着され、マイクロコンピュータ（７）および
回路素子（８）は近傍の導電路（５）にボンディング接
続されている。更に導電路〈５）間にはスクリーン印刷
によるカーボン抵抗体あるいはニッケルメッキによるニ
ッケルメッキ抵抗体が抵抗素子として形成されている。

基板（２）はケース材（９）と固着一体化される。

ケース材（９）は絶縁部材としての熱可堕性樹脂から形
成され、第２図及び第３図に示す如く、基板（２）と固
着した際空間部が形成される様に箱状に形成されている
。その箱状のケース材（９）の周端部は基板（２）の略
周端部に配置されて接着性を有したシール剤（Ｊシート
：商品名）によって基板（２）と強固に固着一体化され
る。この結果、基板（２）とケース材（９）間に所定の
封止空間部（２１）が形成されることになる。

ところで、孔（４）の周端部には上述した様に複数の導
電路（５）の一端が延在され、その導電路（５）と孔（
４）内に嵌合されたＥ　Ｐ　ＲＯＭ（６）が挿入される
ソケット（１６）が固着される。ソケット（１６）が固
着された導電路（５）の他端はマイクロフンピユータ（
７）の近傍に延在されチップ状のマイクロコンピュータ
（７）とボンディングワイヤで電気的に接続されている
。

ここでＥＰＲＯＭ（６）とマイクロコンピュータ（７）
との位置関係について述べる。第７図はＥＦＲＯＭ（６
）を挿入するソケット（１６）とマイクロコンピユータ
フ７）とを基板（２）上に配置したときの要部拡大図で
あり、ＥＰＲＯＭ（６＞が挿入されるソケットク１６）
とチップ状のマイクロコンピュータ（７）とは第７図に
示す如く、多数本の導電路（５）を介して接続されるた
め、その導電路（５）の引回しを短くするためにＥＰＲ
ＯＭ（６）を挿入するソケット（１６）とマイクロコン
ピュータ（７）は夫々、隣接する位置かあるいはできる
だけ近傍に位置する様に配置される。従ってＥＦＲＯＭ
（６）を挿入するソケット（１６）とマイクロコンピュ
ータ（７）との導電路（５）の引回しは最短距離で形成
でき基板上の実装面積を有効に使用することができる。

ＥＦＲＯＭ（６）とその近傍あるいは隣接した位置に配
置されたチップ状のマイクロフンピユータ（７）は第７
図の如く、マイクロフンピユータ（７）の近傍に延在さ
れた導電路（５）先端部とワイヤ線によってボンディン
グ接続されＥＦＲＯＭ（６）を挿入するソケット（１６
）と電気的に接続される。

ところで、ＥＦＲＯＭ（６）はソケット（１６）に挿入
されて基板（２）の露出面上に搭載されることになり、
Ｅ　Ｆ　ＲＯＭ（６）の全体が外部に露出することにな
る。即ち、ＥＦＲＯＭ（６）だけが基板外に搭載される
ことになり、ＥＰＲＯＭ（６）以外のマイクロコンピュ
ータ（７）およびその周辺回路素子（８）は基板（２）
とケース材（９）とで形成された封止空間（２１）内に
配置されることになる。

上述の如く、Ｅ　Ｐ　ＲＯＭ＜６）と接続されるマイク
ロコンピュータ（７）およびその周辺の回路素子（８）
は基板（２）とケース材（９）で形成された封止空間部
（２１〉に配置する様に設定されている。更に述べると
、チップ状の電子部品および印刷抵抗、メッキ抵抗等の
抵抗素子の全ての素子が封止空間部（２１）内に設けら
れている。

一方、ＥＦＲＯＭ（６）の全体が露出されているためそ
のＥＦＲＯＭ（６）の上面には遮光用のシール材（２２
）が接着され光を完全に遮光する。

ところで、第８図ではＥＦＲＯＭ（６）が挿入されるソ
ケット（１６）は２つの突出部が一体化された形状を示
したが、この場合ソケット（１６）自体の面積で実装密
度を低下する恐れがあるため、より実装密度を向上する
ためには第８図に示す様にソケット（１６）を２つに分
割して使用することも可能である。この場合、２つのソ
ケット（１６ン間に導電路（５）を形成でき、その面積
を有効に使用するととができる。

本実施例でＥ　Ｆ　ＲＯＭ（６）のデータ消去を行う場
合はシール材（２２）を剥して紫外線を照射するかある
いはソケット（１６）からＥＦＲＯＭ（６）を離脱して
紫外線を照射するケースがある。また、再書込みの場合
はＥＰＲＯＭ（６）をソケットから離脱して一般的なＲ
ＯＭライターを使用して電気的に書込みを行い、書込み
後、ソケット（１６）に挿入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（ＭＯＤＥＭ）とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第９図に示したブロック図に基づいてモデムを簡単に説
明する。

第９図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（３１）と、ＤＴＥインターフェース（３１）
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（７）と、マイクロコンピュ
ータ（７）からアドレスされるデータを内蔵したＥＦＲ
ＯＭ（６）と、マイクロコンピュータ（７）からの出力
信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　Ｃ０ＮＴＲ
０Ｌ　　ＵＮＩＴ）に出力する第１および第２の変復調
回路＜３２）（３３）と、マイクロコンピュータ（７）
からの出力信号に応じて所望のＤＴＭＦ信号（トーン信
号）を発生するＤＴＭＦ発生器（３４）とをから構成さ
れている。

ＤＴＥインターフェース（３１）は例えば５ＴＣ９６１
０（セイコーエプソン）等のＩＣより成り、第１０図の
如く、パソコンの出力信号を供給し、その出力信号を内
蔵メモリー内に蓄積してマイクロコンピュータ（７）へ
出力する送信メモリ一部（３５）と、マイクロコンピュ
ータ（７）からの出力信号が供給される信号を内蔵メモ
リー内に蓄積してパソコン（３８）へ出力する受信メモ
リ一部（３６）と、送信メモリ一部（３５）および受信
メモリ一部（３６）を介して入出力される夫々の信号を
切替える制御部（３７）とからなり、パソコン（３８）
とマイクロコンピュータ（７）とを接続するための所定
の機能を有するものである。

マイクロコンピュータ（７）は例えば５ＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第１１図の如く
、ＤＴＥインターフェース（３１）から出力される出力
信号を認識するコマンド認識部と、コマンド認識部によ
って認識された出力信号を解読するコマンド解読部と、
コマンド解読部で邂読された信号に基づいてメモリ一部
のデータと比較し変復調回路へデータを供給するコマン
ド実打部と、コマンド解読部のデータとメモリ一部内の
データとの比較結果、誤ったデータがコマンド実行部に
供給された際にＤＴＥインターフェース（３１）に出力
信号を出力する応答コード生成部とからなる。

変復調回路（３８）はマイクロコンピュータ（７）から
送信されるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ（７〉へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第１の変復調回路（３２
）は３００ｂｐｓの低速変復調回路であり、第２の変復
調回路（３３）は１２００ｂｐｓｌの中速変復調回路で
ある。夫々の第１および第２の変復調回路（３２）　（
３３）はマイクロコンピュータ（７）により、いずれか
一方の変復調回路が選択される。

ＤＴＭＦ発生器（３４）はマイクロコンピュータ（７）
のコマンド実行部より出力されたデータをＣＯＬ、ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信Ａ　Ｍ　Ｐ　（３９）に出力して電話回線
へ信号を供給する。

ＥＦＲＯＭ（６）内にはモデムの各種のモードを設定す
るためのプログラムデータがメモリーされており、マイ
クロコンピュータ（７）のアドレスに基づいてマイクロ
コンピュータ〈７）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（３８）からの読出し信号に基づいて制御スイッ
チ（４０）が動作し、所定のアドレスデータがＥ　Ｐ　
ＲＯＭ（７）に供給され、そのアドレスに基づいたＥＦ
ＲＯＭ（６）のプログラム・データがマイクロコンピュ
ータ（７）に供給され、通信を行う夫々のモデムの通信
規格（ＢＥＬＬ／ＣＣＩＴＴ規格）、通信速度（３００
／１２００ｂｐｓ）、データファーマットの一致、デツ
プスイッチモードの切替等の各種のモードが一致してい
るかが確認される。

各種のモードが一致しているとすると、パンコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用のＤＴ
Ｅインターフェース＜３１）に入力され、電話番号を解
読する為にマイクロコンピュータ（７）に転送される。

その解読した結果をＤＴＭＦ発生器（３４）に送信し、
ＤＴＭＦ発生器（３４）からＤＴＭＦ信号が発信されそ
の信号は送信ＡＭＰ（３９）、ライントランス（４１）
を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーンを起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（４１Ｌ受信アンプ
＜４２）を通り低速変復調回路（３２）でそのアンサ−
トーンが起呼側のモデムに対して所定のアンサ−トーン
であるか否かを検出する。所定のアンサ−トーンであれ
ば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（３１）に入力し、
そのデータをマイクロコンピュータ（７）に転送する。

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路（３２）に送信される。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基づいて
周波数変調ＦＳＸされ、送信ＡＭＰ（３９）、ライント
ランス（４１）を介して応答側のモデムに送信される。

一方、応答側のパソコンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（４１）、受信ＡＭ　Ｐ　（４２）
を介して低速変復調回路（３２〉に入力される。ここで
アナログ信号はデジタル信号に変換されＤＴＥインター
フェース（３１）に入力され、シリアルデジタル信号か
らパラレルデジタル信号に変換されて起呼側のパソコン
に入力される。その結果起呼側へパソコンと応答側のパ
ソコンは全二重通信ができる様になりバソフン通信が実
現する。

第１２図は第９図で示したモデム回路を本実施例で用い
た基板（２）上に実装した場合の平面図であり、実装さ
れる回路素子の符号は同一番号とする。ＥＦＲＯＭ＜６
）とマイクロコンピュータ（７）との接続はパスライン
で示す。尚、複数の回路素子を接続する導電路は煩雑の
ため省略する。

第１２図に示す如く、基板（２）の対向する周端部には
外部リード端子（１２）が固着される複数の固着用パッ
ド（５ａ）が設けられている。固着パッド（５ａ）から
延在される導電路（５）上所定位置には複数の回路素子
（８）およびＥ　Ｆ　ＲＯＭ（６）を搭載するソケッｌ
−（１６）が固着される。斯る基板（２）上にはＥＰＲ
ＯＭ（６）以外のマイクロコンピュータ（７）を含む複
数の回路素子（８）が固着されており、（３１）はＤＴ
Ｅインターフェース、（３２）（３３）は第１および第
２の変復調回路、（３４）はＤＴＭＦ発生回路、（４０
）はＥ　Ｐ　ＲＯＭ＜６）を制御する制御スイッチ、（
７）はマイクロコンピュータ、（８）はコンデンサー等
のチップ部品である。

第１２図に示す如く、マイクロコンピュータ（７）の近
傍あるいは隣接する位置にＥＰＲＯＭ（６）が搭載され
るソケット（１６）が固着される。マイクロコンピュー
タ（７）の近傍あるいは隣接する位置にソケット（１６
）を固着することで、マイクロコンピュータ（７）トＥ
　Ｐ　ＲＯＭ（６）トノｚ＜、ｔ−ｙ　４　ン、即ち導
電路（６）の引回し線の距離を最短でしかも最小の距離
で引回すことができ、他の実装パターンを有効に使用で
きると共に高密度実装が行える。

尚、一点鎖線で囲まれた領域は接着シートでケース材（
９）が固着される領域を示す。

第１３図は第１２図で示した基板（２）上にケース材（
９）を介して他方の基板（２）を固着したときのモデム
用の混成集積回路装置の完成品の平面図であり、基板（
２）の上面からはＥＦＲＯＭ（６）だけが露出された状
態となる。即ち、Ｅ　Ｐ　ＲＯＭ（６）以外の他の素子
は全てケース材（９〉と基板（２）とで形成された封止
空間（２１）内に封止されＥＦＲＯＭ（６）だけが基板
外に搭載されるのでＥ　Ｐ　ＲＯＭ（６）の挿脱が必要
に応じて自由自在に行うことができる。

以上に詳述したモデム用の混成集積回路装置のＥＦＲＯ
Ｍ（６）には製品仕様の多様化に備え、仕向地、ＯＥＭ
、自社販売等セットメーカ（ユーザ）が要望する仕様変
更に対して容易に対応することができる。即ち、ＥＦＲ
ＯＭ（６）以外の回路構成はあらかじめ各種の仕様変更
に対応する様に設計されていたが、特定のユーザの仕様
に基づいて混成集積回路を設計すると、他のユーザ仕様
と一致しないことがあった場合、従来では混成集積回路
自体の設計を見なおす必要があった。

しかし本発明の混成集積回路装置ではＥＦＲＯＭ（６）
がソケット（１６）を介して基板（２）の露出表面上に
搭載されているため、ＥＰＲＯＭ（６）の離脱が行える
のでユーザ側でＥＦＲＯＭを選択して実装するだけで１
つの混成集積回路装置で多機種の混成集積回路装置の実
現が行える。

断る本発明に依れば、基板（２）の所望位置に孔（４）
を設け、導電路（５）と接続すると共に孔（４）内にリ
ードピン挿入部が外側方向になる様にソケット（１６）
を嵌合し、そのソケット（１６）にＥＦＲＯＭ（６）を
挿入して二枚の基板（２）（３）とケース材（９）とで
形成された封止空間（２１）にマイクロコンピュータ（
７）およびその他の回路素子（８）を配置することによ
り、混成集積回路とＥＦＲＯＭとが一体化し且つ小型化
となるシステムが提供できると共にＥＰＲＯＭ（６）の
挿脱が自由自在に行える。

（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１に基板（２
）の所望位置に孔（４）を設け、その孔（４）に固着し
基板（２）上の所望の導電路（５）に接続されたソケッ
ト（１６）にＥＦＲＯＭ（６）を挿入接続しているので
、ＥＰＲＯＭ（６）の載置位置を任意に選定できる利点
を有する。このため内蔵するマイクロコンピュータ（７
）との電気的接続を考慮して、効率良＜ＥＦＲＯＭ（６
）とマイクロコンピュータ（７）とを接続でき信号線の
引回しを不要にできる。更に詳述すると、ＥＰＲＯＭ（
６）の隣接する位置に最も関連の深いマイクロコンピュ
ータ（７）を配置でき、その結果ＥＰＲＯＭ（６）とマ
イクロコンピユータ（７）間のデータのやりとりを行う
データ線を最短距離あるいは最も設計容易なレイアウト
で実現でき、データ線の引回しによる実装密度のロスを
最小限に抑制できる。

第２に基板（２）の所望位置の孔（４）に嵌合されたソ
ケット（１６）にＥＦＲＯＭ（６）を挿入配置している
ので、市販のモールド型のＥＦＲＯＭ（６）を用いてい
るにも拘らず一体化した小型の混成集積回路装置として
取り扱える利点を有する。更に集積回路基板（２〉上の
組み込むマイクロコンピュータおよびその周辺回路素子
の実装密度を向上することにより、従来必要とされたプ
リント基板を廃止でき、１つの小型化されたＥ　Ｆ　Ｒ
ＯＭ（６）を着脱自在に内蔵する混成集積回路装置を実
現できる。

更にＥＦＲＯＭ（６）が基板露出面上に配置されること
になり、ＥＦＲＯＭ着脱が容易に行える。

第３に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（５）として銅箔（１１）を用いることにより、導電路
（５）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第４にＥＦＲＯＭ（６）として市販されているデュアル
インライン型あるいはＬＣＣ型を用いることができるの
で、混成集積回路装置へのＥＰＲＯＭ　（６）の実装が
極めて容易に実現できる利点を有する。

第５にＥＦＲＯＭ（６）と接続されるマイクロコンピュ
ータ（７）およびその周辺回路素子（８）はケース材（
９）と集積回路基板（２）とで形成される封止空間（２
１）にダイ形状あるいはチップ形状で組み込まれるので
、従来のプリント基板の様に樹脂モールドしたものに比
較して極めて占有面積が小きくなり、実装密度の大幅に
向上できる利点を有する。

第６にケース材（９）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（２１）として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる。

第７に集積回路基板（２）の−辺あるいは相対向する辺
から外部リード端子（１２）を導出でき、極めて多ビン
の混成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は第１図のト」断面図、第４１！２は
本実施例で用いる基板断面図、第５図は本実施例で用い
るＥＦＲＯＭを示す斜視図、第６図は第５図の断面図、
第７図はＥＦＲＯＭが挿入されるソケットとマイクロコ
ンピュータとの位置関係を示す斜視図、第８図は第７図
で示した他の実施例を示す斜視図、第９図は本実施例で
用いるモデム回路を示すブロック図、第１０図は第９図
で示したモデムのＤＴＥインターフェースを示すブロッ
ク図、第１１図は第９図で示したモデムのマイクロコン
ピュータを示すブロック図、第１２図は第９図で示した
ブロック図を基板上に実装したときの平面図、第１３図
は第１２図で示した基板上にケース材を介して他方の基
板を固着したときの平面図、第１４図および第１５図は
従来のＥＦＲＯＭ実装構造を示す斜視図である。 （１）・・・混成集積回路装置、　（２）・・・集積回
路基板、　（５）・・・導電路、　（６）・・・ＥＦＲ
ＯＭ、　（７）・・・マイクロコンビコータ、（８）・
・・回路素子、（４）・・・孔、（９）・・・ケース材
、　　（１６）・・・ソケット。

Claims (10)

【特許請求の範囲】
1. （１）集積回路基板と、 前記基板上に形成された所望パターンを有する導電路と
   、 前記導電路に接続された樹脂モールドされた不揮発性メ
   モリーと、 前記メモリーからデータを供給され且つ前記基板上の導
   電路と接続されたマイクロコンピュータおよびその周辺
   回路素子と、 前記基板に一体化されたケース材とを具備し、前記基板
   の所望位置に孔を設け、前記孔に固着し前記基板上の所
   望の導電路に接続されたソケットに前記不揮発性メモリ
   ーを挿入し、前記基板と前記ケース材で形成された封止
   空間に前記マイクロコンピュータおよびその周辺回路素
   子を配置したことを特徴とする混成集積回路装置。
2. （２）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
3. （３）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
4. （４）前記不揮発性メモリーはデュアルインライン型樹
   脂モールドされていることを特徴とする請求項１記載の
   混成集積回路装置。
5. （５）前記孔と前記ソケットはハメチックシールされて
   いることを特徴とする請求項１記載の混成集積回路装置
   。
6. （６）前記マイクロコンピュータは前記導電路上にダイ
   形状で組み込まれることを特徴とする請求項１記載の混
   成集積回路装置。
7. （７）前記周辺回路素子としてチップ抵抗、チップコン
   デンサーを用いることを特徴とする請求項１記載の混成
   集積回路装置。
8. （８）前記ケース材の周端部を前記基板の周端部とほぼ
   一致させたことを特徴とする請求項１記載の混成集積回
   路装置。
9. （９）前記ソケットは前記導電路と接続されていること
   を特徴とする請求項１記載の混成集積回路装置。
10. （１０）前記不揮発性メモリーの上面に遮光用のシール
    材を設けたことを特徴とする請求項１記載の混成集積回
    路装置。