JPH02305457A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板にチップ型の不揮発性メモリ、例
えばＥＰＲＯＭ（紫外線消去形プログラマブル・リード
・オンリ・メモリー）を実装してなるＥＰＲＯＭチップ
内蔵型の混成集積回路装置に関する。

（ロ）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＰＲＯＭ素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によって被覆され、極めて小形軽量化が達成されている
。

一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１０図に従
って説明すると、第１０図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エポキシ樹脂な
どから構成された絶縁性基板（４２）のスルーホール（
４３）にサーディツプ型パッケージに組込まれＥＰＲＯ
Ｍ素子（４４）が搭載されている。このＥＰＲＯＭ素子
（４４）はヘッダー（４５）およびキャップ（４６）を
有し、前記ヘッダー（４５）はセラミック基材（４７）
に外部導出リード（４８）か低融点ガラス材で接着され
ている。又このヘッダー（４５）はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部（
５０）が前記低融点ガラス材上或はセラミック基材（４
７）上に接着されており、この素子搭載部（５０）にＥ
ＰＲＯＭチップ（５１）が紫外線照射面を上にして装着
され、このチップ（５１）の電極と前記外部導出リード
（４８）とが金属細線（５２）によって接続されている
。前記キャップ（４６）は蓄部材であって、前記ＥＰＲ
ＯＭチップ（５１）の紫外線照射面と対向する部分に窓
（５３）を有するセラミック基材（５４）を含み、この
キャップ（４６）は低融点ガラスによってヘッダー（４
５）に配置されたＥＰＲＯＭチップ（５１）を密封して
いる。この様にＥＰＲＯＭチップ（５１）を密封したＥ
ＰＲＯＭ素子（４４）は、前記絶縁性基板（４２）のス
ルーホール（４３）に外部導出リード（４８）を挿通さ
せ半田によって固定きれる。このスルーホール（４３）
は導電性配線パターン（４１）によって所要の配線引回
しが施され、前記絶縁性基板の端部に設けられた雄型コ
ネクタ端子部（５５）から図示しない雌型コネクタへと
接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１）に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高きの数倍となり、薄型化に極めて不利であ
る。更にスルーホール（４３）に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＰ
ＲＯＭ素子を−Ｈパッケージに組立てることである。Ｅ
ＰＲＯＭ素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーディツプ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温（４００〜ｓｏｏ”ｃ
）シールとなり、ＥＰＲＯＭチップの電極（アルミニウ
ム）と外部導出リードとを接続する金属細線を同種材料
で構成しないとアロイ化が起り配線抵抗の増加を来した
り、断線を生じたりする。この様な事態を回避する目的
で通常アルミニウム細線が用いられるが、このＥＰＲＯ
Ｍチップはサブストレートを接地電位にする必要上、Ｅ
ＰＲＯＭチップの接地電極を金ペーストで形成されたチ
ップ搭載部とワイヤ接続する。ここに於ても金ペースト
中の金或はおよび箔等の金属と前記アルミニウムとで二
次或は多元合金反応が進むことから、グランドダイスと
呼ばれる頭部にアルミニウムが被着されたシリコン小片
をＥＰＲＯＭチップと別個に前記金ペーストより成るチ
ップ搭載部に固着させ、このグランドダイス頭部とＥＰ
ＲＯＭチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。

断る問題を解決するために第１１図に示したＥＰＲＯＭ
実装構造がある。

以下に第１１図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁性基板（６
０）は、ＥＰＲＯＭチップ（６１）を載置するチップ搭
載エリヤ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、このエリヤ近傍から主表面（６０ａ）上を引回さ
れて図示しない雄型コネクタ端子部に接続されている。

前記エリヤ（６０ｃ）には、ＥＰＲＯＭチップ（６１）
が搭載され、このデツプ（６１）の表面電極と前記配線
パターン（６０ｂ）とが金属細線（６２）により接続き
れている。勿論金属細線（６２〉の１本は前記チップ（
６１）のサブストレートと接続する為に、このチップ（
６１）が搭載された配線パターン（６０ｂ）とワイヤリ
ングされている。前記ＥＰＲＯＭチップ（６１）の紫外
線照射面（６１ａ）上には紫外線透過性樹脂（６３）　
（例えば東し社製、型名ＴＸ−９７８）を介して、紫外
線透過性窓材（６４）が固着されている。この窓材（６
４）は、石英、透明アルミナ等、公知の紫外線透過性材
料である。そして、前記窓材（６４）の頂部面（６４ａ
）は、ＥＰＲＯＭチップ（６１）の紫外線照射面に光を
導入する面であるから、この頂部面（６４ａ）を除いた
残余の窓材（６４）部分と、金属細線（６２）と、この
金属細線（６２）と前記配線パターン（６０ｂ）との接
続部分とが合成樹脂（６５）（例えば日東電工社製、型
名ＭＰ−１０）で被覆されている。もし、絶縁性基板（
６０）と、ＥＰＲＯＭチップ（６１）と窓材（６４）と
を加えた総合厚さ寸法を更に低くする必要があれば、前
記基板（６ｏ）のチップ搭載エリヤ（６０ｃ）をザグリ
穴としてこの基板（６ｏ）の厚さの半分程度握れば良い
。又この様なザグリ穴としておけば、合成樹ｆｍ（６５
）の流れ止めダムが形成され湿気などの浸入に対して有
効に作用する。

第１０図および第１１図で示したＥＰＲＯＭ実装構造は
特開昭６０−８３３９３号公報（ＨＯ５に１／１８）に
記載されている。

（ハ）発明が解決しようとする課題 第１１図で示したＥＰＲＯＭ実装構造ではＥＦＲＯＭの
チップをプリント基板上にダイボンディングしているた
め、小型化となることはいうまでもない。しかしながら
、ここでいう小型化はあくまでＥＰＲＯＭ自体の小型化
である。即ち、第１１図からは明らかにされていないが
ＥＦＲＯＭの周辺に固着きれているマイクロコンピュー
タおよびその周辺回路素子はディスクリート等の電子部
品で構成されているために、ＥＦＲＯＭを搭載したプリ
ント基板用の集積回路としてのシステム全体を見た場合
なんら小型化とはならず従来通りプリント基板の大型化
、即ちシステム全体が大型化になる問題がある。

また、第１０図に示した実装構造においても第１１図と
同様にＥＦＲＯＭの周辺の回路、即ち、マイクロコンピ
ュータやその周辺ＬＳＩ、ＩＣ等の回路素子がディスク
リート等の電子部品で構成されているため、プリント基
板の大型化、即ちシステム全体が大型化となりユーザが
要求される軽薄短小のＥＰＲＯＭ搭載の集積回路を提供
することができない大きな問題がある。

更に第１０図および第１１図で示したＥＰＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＰＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。

更に第１０図および第１１図で示したＥＰＲＯＭ実装構
造ではＥＦＲＯＭと、その周辺のマイクロコンピュータ
およびＩＣ，ＬＳＩ等の回路素子が露出されているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。

（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、一
方の基板上にＥＰＲＯＭチップを搭載すると共にそのＥ
ＰＲＯＭチップと接続されるマイクロコンピュータおよ
びその周辺の回路素子を夫々の基板上に搭載し、且つ、
ケース材と両基板とで形成された封止空間にマイクロコ
ンピュータ及びその周辺の回路素子全てが密封封止され
ＥＰＲＯＭチップのみがケース材の周辺の所定位置より
突出した一方の基板上に設けられた構造を有することを
特徴とする。

従ってＥＰＲＯＭチップを搭載した混成集積回路を極め
て小型化に行える。

（ホ）作用 この様に本発明に依れば、ケース材の周辺に拡張した一
方の基板上にＥＰＲＯＭチップを接続しているのでＥＰ
ＲＯＭチップの載置位置をケース材の周辺の任意に設定
できるので、内蔵するマイクロコンピュータとの電気的
接続を考慮して、効率良＜ＥＰＲＯＭとマイクロコンピ
ュータとを接続することができ、信号線即ち導電路の引
回し線を不要にすることができる。

更にＥＰＲＯＭチップの隣接する基板の周辺に最も関連
の深いマイクロコンピュータを配置でき、ＥＰＲＯＭチ
ップとマイクロコンピュータ間のデータのやりとりを行
うデータ線を最短距離あるいは最小距離で実現でき、デ
ータ線の引回しによる実装密度のロスを最小限に抑制す
ることになり、高密度の実装が行える。

更に本発明ではＥＰＲＯＭチップ以外の全ての素子がチ
ップ状で且つケース材と基板で形成された封止空間内に
収納されるため小型化でしかも取扱い性の優れた混成集
積回路装置を提供することができる。

（へ）実施例 以下に第１図乃至第９図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で欅能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、二枚の集積回路基板（２）（３）と、集積回路
基板（２）（３）上に形成された所望形状の導電路（４
）と、一方の基板（２）より延在されケース材（５）よ
り突出した突出基板（２ａ）上の導電路（４）と接続さ
れた不揮発性メモリーチップ（６）と、メモリーチップ
（６）からデータを供給きれ且つ一方の基板（２）上の
導電路（４）と接続されたマイクロコンピュータ（７）
およびその周辺回路素子（８）と、両基板（２）（３）
に一体化され且つ突出基板（２ａ）を露出するケース材
（５）とをから構成されている。

画集積回路基板（２）（３）はセラミックス、ガラスエ
ポキシあるいは金属等の硬質基板が用いられ、本実施例
では放熱性および機械的強度に優れた金属基板を用いる
ものとする。

金属基板としては例えば０．５〜１．０１１１１１厚の
アルミニウム基板を用いる。その基板（２）（３）の表
面には第３図に示す如く、周知の陽極酸化により酸化ア
ルミニウム膜（９）（アルマイト層）が形成され、その
−主面側に１０〜７０μ厚のポリイミド等のフレキシブ
ル性を有した絶縁樹脂層（１０）が貼着される。更に絶
縁樹脂層（１０）上には１０〜７０μ厚の銅箔（１１）
が絶縁樹脂層（１０）と同時にローラーあるいはホット
プレス等の手段により貼着されている。ところで、二枚
の基板（２）（３）はフレキシブル性を有する絶縁樹脂
層（１０）によって所定の間隔離間されて連結された状
態となっている。

二枚の基板（２）（３）の−主面上に設けられた銅箔（
１１）表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属（金、銀
、白金）メッキ層が銅箔（１１）表面にメッキされる。

然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔（１１）のエッチングを行い所望の導電路（４
）が形成される。ここでスクリーン印刷による導電路（
４）の細さは０．５ｍｍが限界である□ため、極細配線
パターンを必要とするときは周知の写真蝕刻技術に依り
約２μまでの極細導電路（３）の形成が可能となる。

一方の基板（２）の周端辺の一部は他方の基板（３）の
周端辺より突出して形成され、その突出した突出基板（
２ａ）の導電路（４）上の所定の位置には不揮発性メモ
リーチップ（４）が接続され、メモリーチップ（６）の
近傍の一方の基板（２）上にはメモリーチップ（６）か
らデータを供給されるマイクロコンピュータ（７）とそ
の周辺の回路素子（８）が搭載され導電路（４）と接続
されている。また、他方の基板（３）上には回路動作上
に必要な回路素子が搭載されている。導電路（４）は内
基板（２）（３）の略全面に延在形成され、内基板（２
）（３）の周端部に延在される導電路（４）の先端部は
リード固着パッドが形成され、そのパッドには外部リー
ド端子（１２）　（１３）が固着されている。その外部
リード（１２）（１３）は取付は基板に取付けるために
略直角に折曲げ形成されている。

不揮発性メモリーチップ（６）としてＥＦＲＯＭ（Ｅｒ
ａｓａｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　０
ｎｌｙ　Ｍｅｍｏｒｙ）が用いられる（以下不揮発性メ
モリーチップ（６）をＥＦＲＯＭｆｙブという）　、　
コ（７）　Ｅ　Ｐ　ＲＯＭ　ｆ　ツブ（６）は周知の如
く、ＥＰＲＯＭチップ（６）のベレットに形成されてい
るブローティングゲートに蓄積されている電子（プログ
ラム・データ）を光を照射して励起させて未記憶状態の
ペレットに戻し再書込みして利用できる素子である。Ｅ
ＰＲＯＭチップ（６）は市販されているものであればそ
の形状は限定されず本実施例ではＥＰＲＯＭチップ（６
）の説明は省略する。

ＥＰＲＯＭチップ〈６）のプログラム−データを選択し
て供給されるマイクロコンピュータ（７）およびその周
辺回路素子（８）のＩＣ，）ランジスタ、チップ抵抗お
よびチップコンデンサー等はチップ状態で所望の導電路
（４）上に半田付けあるいはＡｇペースト等のろう材に
よって付着され、マイクロコンピュータ（７）および回
路素子（８）は近傍の導電路（４）にボンディングされ
ている。更に導電路（４）間にはスクリーン印刷による
カーボン抵抗体およびニッケルメッキによるニッケルメ
ッキ抵抗体が夫々抵抗素子として形成されている。

一方、ケース材（５）は絶縁部材としての熱可塑性樹脂
から形成され、第４図に示す如く、内基板（２）（３）
と固着した際封止空間部が形成される様に枠状に形成さ
れている。その枠状のケース材（５）の周端部は内基板
（２）（３）の略周端部に配置されて接着性を有したシ
ール剤（Ｊシート：商品名）によって基板（２）（３）
と強固に固着一体化される。この結果、基板（２）（３
）とケース材（５）間に所定の封止空間部（１４）が形
成されることになる。また、ケース材（５）の−側辺は
内基板（２）（３）を配置したときにフィルム樹脂層（
１０）が容易に折曲される様に円弧状に形成されている
。

ケース材（５）と二枚の基板（２）（３）との固着は上
述した様に接着シートによって行われ、フィルムｍ詣層
（１０）によって連絡された内基板（２）（３）でケー
ス材〈５）を挾む様に且つ搭載された回路素子を対向さ
せる様にして固着される。このとき、内基板（２）（３
）を連結するフィルム樹脂層（１ｏ）は上述したケース
材（５）に設けられた円弧状部と当接され折曲げされる
ために折曲げ部分の導電路（４）が折曲時に切断する恐
れはない、ケース材（５）と内基板（２）（３）とを一
体化した後、連結部の樹脂層（１０）が露出されるため
に、本実施例では蓋体（２ｏ）で露出した連結部を完全
に封止するものとする。

尚、蓋体（２０）はケース材（５）と同一材料で形成さ
れ、その接着は上述した接着シート等の手段によって行
われている。

本実施例では一方の基板（２）の−周端辺の一部はケー
ス材（５）から突出して突出基板（２ａ）が露出し、こ
の突出基板（２ａ）はＥＰＲＯＭチップ（６）が載置で
きる大きさに形成されている。なおこの突出基板（２ａ
）は一方の基板（２）の４辺あるいは他方の基板（３）
の４辺のどの位置にも設けられることができ、マイクロ
コンピュータ（７）との関係でその位置が決定される。

ケース材（５）から露出した一方の基板（２）から延在
された突出基板（２ａ）上にはＥＰＲＯＭチップ（６）
の電極と超音波ボンディング接続される複数の導電路（
４）の一端が延在形成され、その導電路（４）の先端部
にＥＰＲＯＭチップ（６）が固着搭載される。ＥＰＲＯ
Ｍチップ（６）が固着された導電路（４）ノ他ｉはマイ
クロコンピュータ〈７）の近傍に効率よく引回しされチ
ップ状のマイクロコンピュータ（７）とボンディングワ
イヤで電気に接続される。

ここでＥＰＲＯＭチップ（６）とマイクロコンピュータ
（７）との位置関係について述べる。ＥＰＲＯＭチップ
（６）とチップ状のマイクロコンピュータ（７）とは多
数本の導電路（４）を介して接続されるため、その導電
路（４）の引回しを短くするためにＥＰＲＯＭチップ（
６）とマイクロコンピュータ（７）は夫々、隣接する位
置かあるいはできるだけ近傍に位置する様に配置される
。従ってＥＰＲＯＭチップ（６）とマイクロコンピュー
タ（７）との導電路（４）の引回しは最短距離で形成で
き基板上の実装面積を有効に使用することができる。Ｅ
ＰＲＯＭチップ（６）とその近傍あるいは隣接した位置
に配置されたチップ状のマイクロコンピュータ（７）は
夫々の近傍に延在された導電路（４）の先端部とワイヤ
線によってボンディング接続されＥＰＲＯＭチップ（６
）と電気的に接続される。

ＥＰＲＯＭチップは第１図および第２図から明らかな如
く、一方の基板（２）から延在されケース材（５）より
突出した突出基板（２ａ）上に搭載される。更に詳述す
ると突出基板（２ａ）上にはＥＰＲＯＭチップ（６）と
そのＥＰＲＯＭチップ（６）と近傍の導電路（５）とを
接続するワイヤ線が搭載されることになる。

更に突出基板（２ａ）上には１層以上の樹脂が被覆され
、ＥＰＲＯＭチップ（６）およびワイヤ線がその樹脂層
によって完全に被覆される。ＥＰＲＯＭチップ（６）上
に直接被覆きれる第１層目の樹脂はＥＰＲＯＭチップ（
６）のデータを消去する際に紫外線を透過する必要があ
るために紫外線透過性樹脂（２１ａ）が用いられる。紫
外線透過性樹脂（２１ａ）は非芳香族系であれば限定さ
れず、例えばメチル系シリコンゴムあるいはシリコンゲ
ルが用いられる。

本実施例では第１層目の樹脂層（２１ｇ）上に第２層目
の樹脂層（２１ｂ）が充填されている。第２層目の樹脂
層は第１層目とは異なＶ）ＥＰＲＯＭチップ（６ンの誤
消去を防止するために紫外線を遮断する紫外線不透過性
樹脂（２１ｂ）が用いられる。この樹脂層（２１ｂ）は
芳香環（ベンゼン環）を含んだ１＃詣であれば限定され
ず、例えばエポキシ系あるいはポリイミド系の樹脂が用
いられる。

従ってＥＰＲＯＭチップ（６）だけが突出基板（２ａ）
上に搭載され且つ２層の樹脂で被覆され、他のマイクロ
コンピュータ（７）およびその他の回路素子（８）は両
基板（２）（３）とケース材（９）とで形成される封止
空間（１４）内に配置されることになる。

上述の如く、ＥＰＲＯＭチップ（６）と接続されるマイ
クロコンピュータ（７）およびその周辺の回路素子（８
）は両基板（２）（３）とケース材（５）で形成された
封止空間部（１４）に配置する様に設定されている。即
ち、チップ状の電子部品および印刷抵抗、メッキ抵抗等
の抵抗素子の全ての素子が封止空間部（１４）内に設け
られている。

本実施例でＥＰＲＯＭチップ（６）のデータ消去を行う
場合は紫外線不透過性樹脂（２１ｂ）を剥離して紫外線
を照射し、再書き込みをする場合はＥＰＲＯＭチップ（
６）上の紫外線透過性樹脂（２１ａ）も剥してボンディ
ングされている近傍の導電路（４）にプローブ等の端子
を当接させ、書き込み装置よりデータを書き込む。この
とき、紫外線透過性樹脂（２１ａ）を剥す場合、樹脂（
２１ａ）はあまり接着力が強くないためにワイヤ線が切
断することはない。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（ＭＯＤＥＭ）とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第５図に示したブロック図に基づいてモデムを簡単に説
明する。

第５図は一方の集積回路基板（２）上にモデムを搭載し
たときのブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（３１）と、ＤＴＥインターフェース（３１）
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（７）と、マイクロコンピュ
ータ（７）からアドレスされるデータを内蔵したＥＰＲ
ＯＭチップ（６）と、マイクロコンピュータ（７）から
の出力信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　Ｃ０
ＮＴＲ０ＬＵＮＩＴ）に出力する第１および第２の変復
調回路（３３）（３３）と、マイクロコンピュータ（７
）からの出力信号に応じて所望のＤＴＭＦ信号（トーン
信号）を発生するＤＴＭＦ発生器（３４）とをから構成
されている。

ＤＴＥインターフェースは例えば５ＴＣ９６１０（セイ
コーエプソン）等のＩＣより成り、第６図の如く、パソ
コンの出力信号を供給し、その出力信号を内蔵メモリー
内に蓄積してマイクロコンピュータ（７）へ出力する送
信メモリ一部（３５）と、マイクロコンピュータ（７）
からの出力信号が供給される信号を内蔵メモリー内に蓄
積してパソコンへ出力する受信メモリ一部（３６）と、
送信メモリ一部（３５）および受信メモリ一部（３６）
を介して入出力される夫々の信号を切替える制御部（３
７）とからなり、パソコン（３ｇ）とマイクロコンピュ
ータ（７）とを接続するための所定の機能を有するもの
である。

マイクロコンピュータ（７）は例えば５ＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第７図の如く、
ＤＴＥインターフェース（３１）から出力される出力信
号を認識するコマンド認ｍ部と、コマンド認識部によっ
て認識された出力信号を解読するコマンド解読部と、コ
マンド解読部で解読された信号に基づいてメモリ一部の
データと比較し変復調回路へデータを供給するコマンド
実行部と、コマンド解読部のデータとメモリ一部内のデ
ータとの比較結果、誤ったデータがコマンド実行部に供
給された際にＤＴＥインターフェース（３１）に出力信
号を出力する応答コード生成部とからなる。

変復調回路（３８）はマイクロコンピュータ（７）から
送信されるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ（７）へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第１の変復調回路（３３
）は３００ｂｐｓの低速変復調回路であり、第２の変復
調回路（３３）は１２００ｂｐａの中速変復調回路であ
る。夫々の第１および第２の変復調回路（３２）（３３
）はマイクロコンピュータ（７）により、いずれか一方
の変復調回路が選択される。

ＤＴＭＦ発生器（３４）はマイクロコンピュータ（７）
のコマンド実行部より出力されたデータをＣＯＬ、ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信Ａ　Ｍ　Ｐ　（３９ａ）に出力して電話回
線へ信号を供給する。

ＥＰＲＯＭチップ（６）内にはモデムの各種のモードを
設定するためのプログラムデータがメモリーされており
、マイクロコンピュータ（７）のアドレスに基づいてマ
イクロコンピュータ（７）ニ供給される。

次にモデムの動作についてＷｓに説明する６先ず、パソ
コン通信を開始するに当り、マイクロコンピュータ（７
）からの読出し信号に基づいて制御スイッチ（４０）が
動作し、所定のアドレスデータがＥＰＲＯＭチップ（６
）に供給され、そのアドレスに基づいたＥＰＲＯＭチッ
プ＜６）のプログラム・データがマイクロフンピユータ
（７）に供給され、通信を行う夫々のモデムの通信規格
（ＢＥＬＬ／ＣＣＩＴＴ規格）、通信速度（３００／１
２００ｂｐｓ）、データファーマットの一致、デツプス
イッチモードの切替等の各種のモードが一致しているか
が確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース耳のＤＴ
Ｅインターフェース（３１）にλカされ、ｘｉ番号を解
読する為にマイクロフンピユータ（７）に転送される。

その解読した結果をＤＴＭＦ発生器（３４）に送宿し、
ＤＴＭＦ発生器（３４）からＤＴＭＦ信号が発信されそ
の信号は送信Ａ　Ｍ　Ｐ　（３９ａ）、ライントランス
（４１）を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーン起呼ｍのモデムに対して送出する。

起呼側のモデムではライントランス（４１）、受信アン
プ（４２）を通り低速変復調回路（’３３）でそのアン
サ−トーンが起呼側のモデムに対して所定のアンサ−ト
ーンであるか否かを検出する。所定のアンサ−トーンで
あれば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（３１）に入力し、
そのデータをマイクロコンヒユータフ７）に転送する。

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路（３２）に送信される。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基づいて
周波数変調ＦＳＸされ、送信Ａ　Ｍ　Ｐ　（３９）、ラ
イントランス（４１）を介して応答側のモデムに送信さ
れる。

一方、応答側のパソコンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出き
れ、ライントランス（４１）、受信ＡＭ　Ｐ　（４２）
を介して低速変復調回路（３２）に入力される。ここで
アナログ信号はデジタル信号に変換されＤＴＥインター
フェース（３１）に入力され、シリアルデジタル信号か
らパラレルデジタル信号に変換されて起呼側のパソコン
に入力される。その結果起呼側ヘパソコンと応答側のパ
ソコンは全二重通信ができる様になりパソコン通信が実
現する。

第８［Ｋは第５図で示したモデム回路を本実施例で用い
た一方の基板（２）上に実装した場合の平面図であり、
実装される回路素子の図符号は同一符号とする。ＥＰＲ
ＯＭチップ（６）とマイクロコンピュータ（７）との接
続はパスラインで示す、尚、複数の回路素子を接続する
導電路は煩雑のため省略する。

第８図に示す如く、一方の基板（２）の対向する周端部
には外部リード端子（１２）が固着される複数の固着用
パッド（４ａ）が設けられている。固着パッド（４ａ）
から延在される導電路（４）上封止空間（１４）の位置
には複数の回路素子が、突出基板（２ａ）上にはＥＰＲ
ＯＭチップ（６）が固着される。斯る一方の基板（２）
上にはＥＰＲＯＭチップ（６）以外のマイクロコンピュ
ータ（７）を含む複数の回路素子が固着されており、（
３１）はＤＴＥインターフェース、（３２）（３３）は
第１および第２の変復調回路、（３４）はＤＴＭＦ発生
回路、（４０）はＥ　Ｐ　ＲＯＭｆ　ｙ　フ＜６＞を制
御する制御スイッチ、（７）はマイクロコンピュータ、
（８）はフンデンサー等のチップ部品である。なお、基
板（３）にはポリイミド等のフィルム樹脂層（１０）を
介して基板（２）より複数の導電路（４）が延在されて
おり、基板（３）上にはオプション用回路あるいはモデ
ムに必要な一部の回路が配置されている。

第８図に示す如く、マイクロコンピュータ（７〉の近傍
あるいは隣接するケース材（５）より露出した突出基板
（２ａ）にＥＰＲＯＭチップ（６）が固着される。マイ
クロコンピュータ（７）の近傍あるいは隣接する位置に
ＥＰＲＯＭチップ（６）を固着することで、マイクロコ
ンピュータ（７）とＥＰＲＯＭチップ（６）との信号線
、即ち導電路゛（４）の引回し線の距離を最短でしかも
最小の距離で引回すことができ、他の実装パターンを有
効に使用できると共に高密度実装が行える。このときＥ
ＰＲＯＭチップ（６）はケース材（５）から露出し一方
の基板（２）の任意の周端部に設けた突出基板（２ａ）
に設けられる、尚、一点鎖線で囲まれた領域は接着シー
トでケース材（５）が固着される領域を示す。

第９図は第８図で示した一方の基板（２）上にケース材
（５）を固着したときのモデム用の混成集積回路装置の
完成品の平面図であり、ケース材（５）の周端辺の突出
基板（２ａ）上にはＥＰＲＯＭチップ〈６）が樹脂被覆
された状態となる。即ち、ＥＰＲＯＭチップ（６）以外
の他の素子は全てケース材（５）と両基板（２）（３）
とで形成された封止空間（１４）内に封止される。

斯る本発明に依れば、一方の基板（２）の所望位置に突
出基板（２ａ）を設け、その突出基板（２ａ）上の導電
路（４）にＥＰＲＯＭテップ（６）を接続し、両基板（
２）（３）とケース材（５）とで形成された封止空間（
１４）にマイクロコンピュータ（７）および他の回路素
子（８）を固着することにより、混成集積回路とＥＰＲ
ＯＭとの一体化した装置が極めて小型化に提供すること
ができる。

（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１に一方の基
板（２〉の任意の周端辺に突出基板（２ａ）を設け、そ
の突出基板（２ａ〉上の導電路（４）にＥＰＲＯＭチッ
プ（６）を接読しているので、ＥＰＲＯＭチップ（６）
の載置位置の周辺の任意に選定できる利点を有する。こ
のため内蔵するマイクロコンピュータとの電気的接続を
考慮して、効率良くＥＰＲＯＭチップ（６）とマイクロ
フンピユータ（７）とを接続できデータ線の引回しを不
要にできる。更に詳述すると、ＥＰＲＯＭチップ（６）
の隣接する位置に最も関連の深いマイクロコンピュータ
（７）を配置でき、その結果ＥＰＲＯＭチップ（６）と
マイクロコンピュータ（７）間のデータのやりとりを行
うデータ線を最短距離あるいは最も設計容易なレイアウ
トで実現でき、データ線の引回しによる実装密度のロス
を最小限に抑制できる。

第２に一方の基板（２）の周端部に設けた突出基板（２
ａ〉にＥＰＲＯＭチップ（６）を配置しているので、一
体化した小型の混成集積回路装置として取り扱える利点
を有する。更に画集積回路基板（２）（３）上の組み込
むマイクロコンピュータおよびその周辺回路素子の実装
密度を向上することにより、従来必要とされたプリント
基板を廃止することができる。

第３に画集積回路基板（２）（３）として金属基板を用
いることにより、その放熱効果をプリント基板に比べて
大幅に向上でき、より実装密度の向上に寄与できる。ま
た導電路（４）として銅箔（１１）を用いることにより
、導電路（４）の抵抗値を導電ペーストより大幅に低減
でき、実装される回路をプリント基板と同等以上に拡張
できる。

第４にＥＰＲＯＭチップ（６）と接続されるマイクロフ
ンピユータ（７）およびその周辺回路素子（８）はケー
ス材（５）と画集積回路基板（２）＜３）とで形成され
る封止空間（１４）にダイ形状あるいはチップ形状で組
み込まれるので、従来のプリント基板の様に樹脂モール
ドしたものに比較して極めて占有面積が小さくなり、実
装密度の大幅に向上できる利点を有する。

第５にケース材（５）と画集積回路基板＜２＞（３）の
周端を実質的に一致きせることにより、画集積回路基板
（２）（３）のほぼ全面を封止空間（１４）として利用
でき、実装密度の向上と相まって極めてコンパクトな混
成集積回路装置を実現できる。

第６に突出基板（２ａ）上にＥＰＲＯＭチップ（６）を
設けることにより、ＥＰＲＯＭチップ（６）の交換や消
去および再書込みを自由に行える利点を有する。

第７に画集積回路基板（２）（３）の−辺あるいは相対
向する辺から外部リード（１２）（１３）を導出でき、
極めて多ビンの混成集積回路装置を実現できる利点を有
する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板の断面図、第
４図は本実施例で用いるケース材を示す斜視図、第５１
５０は本実施例で用いたモデムを示すブロック図、第６
図は第５図で示したモデムのＤＴＥインターフェースを
示すブロック図、第７図は第５図で示したモデムのマイ
クロコンピュータを示すブロック図、第８図は第５図で
示したブロック図を基板上に実装したときの平面図、第
９図は第８図に示した基板上にケース材を固着したとき
の平面図、第１０図および第１１図は従来のＥＦＲＯＭ
実装構造を示す断面図である。 （１）・・・混成集積回路装置、　（２）（３）・・・
集積回路基板、　（２ａ）・・・突出基板、　（４）・
・・導電路、　（６）・・・ＥＰＲＯＭ、　　（７）・
・・マイクロコンビエータ、（８）・・・回路素子、　
（５）・・・ケース材、　（２１ａ）・・・紫外線透過
性樹脂、　（２１ｂ）・・・紫外線不透過性樹脂。

Claims (8)

【特許請求の範囲】
1. （１）二枚の相対向して配置された集積回路基板と、 前記基板の対向する主面に形成された所望のパターンを
   有する導電路と、 前記導電路に接続された不揮発性メモリーチップと、 前記メモリーからデータを供給され且つ前記基板上の導
   電路と接続されたマイクロコンピュータおよびその周辺
   回路素子と、 前記両基板間に一体化されたケース材とを具備し、 前記ケース材より突出した一方の前記基板上の前記導電
   路に前記不揮発性メモリーチップを固着し、前記不揮発
   性メモリーチップの電極と所望の前記導電路をボンディ
   ングワイヤで接続し前記不揮発性メモリーチップおよび
   ボンディングワイヤを樹脂で封止し、前記両基板と前記
   ケース材で形成された封止空間に前記マイクロコンピュ
   ータおよびその周辺回路素子を配置したことを特徴とす
   る混成集積回路装置。
2. （２）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
3. （３）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
4. （４）前記マイクロコンピュータは前記導電路上にダイ
   形状で組み込まれることを特徴とする請求項１記載の混
   成集積回路装置。
5. （５）前記周辺回路素子としてチップ抵抗、チップコン
   デンサーを用いることを特徴とする請求項１記載の混成
   集積回路装置。
6. （６）前記ケース材の周端部を前記両基板の周端部とほ
   ぼ一致させたことを特徴とする請求項１記載の混成集積
   回路装置。
7. （７）前記不揮発性メモリーチップを被覆する樹脂とし
   て紫外線を透過する樹脂を用いたことを特徴とする請求
   項１記載の混成集積回路装置。
8. （８）前記不揮発性メモリーチップを設けた辺と異なる
   辺から外部リードを導出することを特徴とする請求項１
   記載の混成集積回路装置。