JPH02299255A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばＥＦＲＯＭ（紫外線消去形プログラマブル・リー
ド・オンリ・メモリー）を実装してなるＥＦＲＯＭ内蔵
型の混成集積回路装置に関する。

（ロ）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＦＲＯＭｉ子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によって被覆され、極めて小形軽量化が達成されている
。

一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。

かかる従来のＥＰＲＯＭ素子の実装構造を第１２図に従
って説明すると、第１２図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成されたガラス・エポキシ樹脂な
どから構成された絶縁性基板（４２）のスルーホール（
４３）にサーディツプ型パッケージに組込まれＥＰＲＯ
Ｍ素子＜４４）が搭載きれている。このＥＰＲＯＭ素子
（４４）はヘッダー（４５）およびキャップ（４６）を
有し、前記ヘッダー（４５）はセラミック基材（４７）
に外部導出リード（４８）か低融点ガラス材で接着され
ている。又このヘッダー（４５）はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部（
５０）が前記低融点ガラス材上或はセラミック基材（４
７）上に接着されており、この素子搭載部（５０）にＥ
ＰＲＯＭチップ（５１）が紫外線照射面を上にして装着
され、このチップ（５１）の電極と前記外部導出リード
（４８）とが金属細線（５２）によって接続されている
。前記キャップ（４６）は蓄部材であって、前記ＥＰＲ
ＯＭチップ（５１）の紫外線照射面と対向する部分に窓
（５３）を有するセラミック基材（５４）を含み、この
キャップ（４６〉は低融点ガラスによってヘッダー（４
５）に配置されたＥＰＲＯＭチップ（５１）を密封して
いる。この様にＥＰＲＯＭチップ（５１）を密封したＥ
ＰＲＯＭ素子（４４）は、前記絶縁性基板（４２）のス
ルーホール〈４３）に外部導出リード（４８）を挿通さ
せ半田によって固定される。このスルーホール（４３）
は導電性配線パターン（４１）によって所要の配線引回
しが施され、前記絶縁性基板の端部に設けられた雄型コ
ネクタ端子部（５５）から図示しない雌型コネクタへと
接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１）に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール（４３）に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＰ
ＲＯＭ素子を一部パッケージに組立てることである。Ｅ
ＰＲＯＭ素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーディツプ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温（４００〜５００℃）
シールとなり、ＥＰＲＯＭチップの電極（アルミニウム
）と外部導出リードとを接続する金属細線を同種材料で
構成しないとアロイ化が起り配線抵抗の増加を来したり
、断線を生じたりする。この様な事態を回避する目的で
通常アルミニウム細線が用いられるが、このＥＰＲＯＭ
チップはサブストレートを接地電位にする必要上、ＥＰ
ＲＯＭチップの接地電極を金ペーストで形成されたチッ
プ搭載部とワイヤ接続する。ここに於ても金ペースト中
の金或はおよび箔等の金属と前記アルミニウムとで二次
或は多元合金反応が進むことから、グランドダイスと呼
ばれる頭部にアルミニウムが被着されたシリコン小片を
ＥＰＲＯＭチップと別個に前記金ペーストより成るチッ
プ搭載部に固着させ、このグランドダイス頭部とＥＰＲ
ＯＭチップの接地電極とを接続するという極めて煩雑な
作業を伴う等、従来の実装構造は、小型、軽量、低価格
のいずれも不満足なものである。

斯る問題を解決するために第１３図に示したＥＰＲＯＭ
実装構造がある。

以下に第１３図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁性基板〈６
０〉は、ＥＰＲＯＭチップ（６１）を載置するチップ搭
載エリヤ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、このエリヤ近傍から主表面（６０ａ）上を引回さ
れて図示しない雄型コネクタ端子部に接続されている。

前記エリヤ（６０ｃ）には、ＥＰＲＯＭチップ（６１）
が搭載され、このチップ（６１）の表面電極と前記配線
パターン（６０ｂ）とが金属細線（６２）により接続さ
れている。勿論金属細線（６２）の１本は前記チップ（
６１）のサブストレートと接続する為に、このチップ（
６１）が搭載された配線パターン（６０ｂ）とワイヤリ
ングされている。前記ＥＰＲＯＭチップ（６１）の紫外
線照射面（６１ａ）上には紫外線透過性樹脂（６３）　
（例えば東し社製、型名ＴＸ−９７８）を介して、紫外
線透過性窓材（６４）が固着されている。この窓材（６
４）は、石英、透明アルミナ等、公知の紫外線透過性材
料である。そして、前記窓材（６４）の頂部面（６４ａ
）は、ＥＰＲＯＭチップ（６１）の紫外線照射面に光を
導入する面であるから、この頂部面（６４ａ）を除いた
残余の窓材（６４）部分と、金属細線（６２）と、この
金属細線（６２）と前記配線パターン（６０ｂ）との接
続部分とが合成ｓ４詣（６５）　（例えば日東電工社製
、型名ＭＰ−１０）で被覆きれている。もし、絶縁性基
板〈６０〉と、ＥＰＲＯＭチップ（６１）と窓材（６４
）とを加えた総合厚さ寸法を更に低くする必要があれば
、前記基板（６０）のチップ搭載エリヤ（６０ｃ）をザ
グリ穴としてこの基板（６０）の厚きの半分程度握れば
良い。又この様なザグリ穴としておけば、合成樹ｍ（６
５）の流れ止めダムが形成され湿気などの浸入に対して
有効に作用する。

第１２図および第１３図で示したＥＰＲＯＭ実装構造は
特開昭６０−８３３９３号公報（ＨＯ５Ｋｌ／１８）に
記載されている。

くハ）発明が解決しようとする課題 第１３図で示したＥＰＲＯＭ実装構造ではＥＰＲＯＭの
チップをプリント基板上にグイボンディングしているた
め、小型化となることはいうまでもない。しかしながら
、ここでいう小型化はあくまでＥＰＲＯＭ自体の小型化
である。即ち、第１３図からは明らかにされていないが
ＥＦＲＯＭの周辺に固着されているマイクロコンピュー
タおよびその周辺回路素子はディスクリート等の電子部
品で構成されているために、ＥＦＲＯＭを搭載したプリ
ント基板用の集積回路としてのシステム全体を見た場合
なんら小型化とはならず従来通りプリント基板の大型化
、即ちシステム全体が大型化になる問題がある。更に第
１３図に示したＥＦＲＯＭ構造ではＥＰＲＯＭのプログ
ラムデータを消去する場合、プリント基板上に紫外線を
照射し消去した後、ＥＰＲＯＭから延在された引回し線
の導電パターン上にプローブ等の書込み用の端子を当接
して再書込みを行わなければならず、従来の一般的なＲ
ＯＭライターを使用することができずＥＦＲＯＭの再書
込みという点で煩雑となる問題がある。

また、第１２図に示したＥＰＲＯＭ実装構造では消去後
の再書込みという点ではＥＰＲＯＭをプリント基板から
着脱することが可能であるために、一般的なＲＯＭライ
ターを用いての書込みが行えるために比較的容易に行え
る。しかしながら、第１２図に示した実装構造において
も第１３図と同様にＥＰＲＯＭの周辺の回路、即ち、マ
イクロコンピュータやその周辺ＬＳＩ、ＩＣ等の回路素
子がディスクリート等の電子部品で構成されているため
、プリント基板の大型化、即ちシステム全体が大型化と
なりユーザが要求される軽薄短小のＥＦＲＯＭ搭載の集
積回路を提供することができない大きな問題がある。

更に第１２図および第１３図で示したＥＦＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＦＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パターンが露出きれているため信頼性が低下する
問題がある。

更に第１２図および第１３図で示したＥＦＲＯＭ実装構
造ではＥＦＲＯＭと、その周辺のマイクロコンピュータ
およびＩＣ，ＬＳＩ等の回路素子が露出されているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。

（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上にシングルインラインの樹脂封止型のＥＰＲＯＭを
搭載すると共にそのＥＦＲＯＭと接続されるマイクロコ
ンピュータおよびその周辺の回路素子をｗｒ載し、且つ
、ケース材と基板とで形成された封止空１間にマイクロ
コンピュータ及びその周辺の回路素子全てが密封封止さ
れＥＦＲＯＭのみがケース材の周辺の所定位置より突出
した基板上に設けられた構造を有することを特徴とする
。

従ってＥＦＲＯＭを搭載した混成集積回路を小型化に且
つＥＰＲＯＭの挿脱が自由自在に行えるＥＦＲＯＭ内蔵
の混成集積回路装置を提供することができる。

（＊）作用 この様に本発明に依れば、ケース材の周辺に拡張した基
板上にシングルインライン型のＥＦＲＯＭを接続してい
るのでＥＰＲＯＭの載置位置をケース材の周辺の任意に
設定できるので、内蔵するマイクロコンピュータとの電
気的接続を考慮して、効率良＜ＥＦＲＯＭとマイクロコ
ンピュータとを接続することができ、信号線即ち導電路
の引回し線を不要にすることができる。

更にＥＰＲＯＭの隣接する基板の周辺に最も関連の深い
マイクロコンピュータを配置でき、ＥＰＲＯＭとマイク
ロコンピュータ間のデータのやりとりを行うデータ線を
最短距離あるいは最小距離で実現でき、データ線の引回
しによる実装密度のロスを最小限に抑制することになり
、高密度の実装が行える。

更に本発明ではＥＦＲＯＭ以外の全ての素子がチップ状
で且つケース材と基板で形成された封止空間内に収納さ
れるため小型化でしかも取扱い性の優れた混成集積回路
装置を提供することができる。

くべ）実施例 以下に第１図乃至第１１図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２）上
に形成された所望形状の導電路（３〉と、ケース材（８
）より突出した突出基板（２ａ）上の導電路（３）と接
続されたシングルインライン型樹脂モールドされた不揮
発性メモリー（４）と、メモリー（４）からデータを供
給され且つ基板（２）上の導電路（３）と接続されたマ
イクロコンピュータ（５）およびその周辺回路素子（６
）と、基板（２）に一体化され且つ突出基板（２ａ）を
露出するケース材（８）とをから構成されている。

集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては例えば０．５〜１．０１１１厚のアル
ミニウム基板を用いる。その基板（２）の表面には第３
図に示す如く、周知の陽極酸化により酸化アルミニウム
膜（９）（アルマイト層）が形成され、その−主面側に
１０〜７０μ厚のエポキシあるいはポリイミド等の絶縁
樹脂層（１０〉が貼着される。更に絶縁樹脂層（１０〉
上には１０〜７０μ厚の銅箔（１１）が絶縁樹脂層（１
０〉と同時にローラーあるいはホットプレス等の手段に
より貼着されている。

基板（２）の−主面上に設けられた銅箔（１１）表面上
にはスクリーン印刷によって所望形状の導電路を露出し
てレジストでマスクされ、貴金属（金、銀、白金）メッ
キ層が銅箔（１１）表面にメッキされる。然る後、レジ
ストを除去して貴金属メ・ツキ層をマスクとして銅箔（
１１〉のエツチングを行い所望の導電路（３）が形成さ
れる。ここでスクリーン印刷による導電路（３）の細さ
は０．５１１１１が限界であるため、極細配線パターン
を必要とするときは周知の写真蝕刻技術に依り約２μま
での極細導電路（３）の形成が可能となる。

突出基板（２ａ）の導電路（３）上の所定の位置にはシ
ングルインライン型樹脂モールドされた不揮発性メモリ
ー（４）とメモリー（４）からデータを供給されるマイ
クロコンピュータ（５）とその周辺の回路素子（６）が
搭載され導電路（３）と接続されている。

導電路（３〉は基板（２）の略全面に延在形成され、基
板（２）の周端部に延在される導電路（３）の先端部は
リード固着パッドが形成され、そのパッドには外部リー
ド端子（１２）が固着きれている。その外部リード（１
２）は取付は基板に取付けるために略直角に折曲げ形成
されている。

不揮発性メモリー（４）としてＥ　Ｐ　ＲＯＭ　（Ｅｒ
ａｓ−ａｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　
０ｎｌｙ　Ｍｅｓｍｏｒｙ）が用いられる（以下不揮発
性メモリー（４）をＥＰＲＯＭとい−５）、　このＥＦ
ＲＯＭ（４）は周知の如く、ＥＦＲＯＭ（４）のベレッ
トに形成されているブローティングゲートに蓄積されて
いる電子（プログラム・データ）を光を照射して励起さ
せて未記憶状態のペレットに戻し再書込みして利用でき
る素子である。

一般的なＥＦＲＯＭ（４）の構造は第４図および第５図
に示す様に５ＩＰ（シングル番イン会ライン）型であり
、大別すると樹脂モールド型パッケージタイプとセラミ
ックス型パッケージタイプとがある。樹脂モールド型あ
るいはセラミックス型のいずれのタイプにおいてもベレ
ット（１２）のメモリーを消去するために光を照射する
必要があるため、ペレット（１２〉の上面にあたる部分
で樹脂モールドの側面にはエネルギーの高い光（紫外線
）を透過する透過部材（１３）が配置されている。

本実施例ではＳＩＰ型のＥＦＲＯＭ（４）であれば樹脂
モールド型あるいはセラミックス型のどちらのタイプの
パッケージを用いてもよい、この様なＥＦＲＯＭ装置は
特開昭５３−７４３５８号公報および特開昭６２−２９
０１６０号公報に開示きれている。

ＥＦＲＯＭ（４）のプログラム・データを選択して供給
されるマイクロコンピュータ（５）およびその周辺回路
素子（６）のＩＣ、トランジスタ、チップ抵抗およびチ
ップコンデンサー等はチップ状態で所望の導電路（３）
上に半田付けあるいはＡｇペースト等のろう材によって
付着され、マイクロコンピュータ（５）および回路素子
〈６）は近傍の導電路（３）にポンディングきれている
。更に導電路（３）間にはスクリーン印刷によるカーボ
ン抵抗体およびニッケルメッキによるニッケルメッキ抵
抗体が夫々抵抗素子として形成されている。

一方、ケース材（８）は絶縁部材としての熱可塑性＃４
詣から形成され、基板（２）と固着した際空間部が形成
される様に箱状に形成されている。その箱状のケース材
（８）の周端部は基板（２）の略周端部に配置されて接
着性を有したシール剤（Ｊシート：商品名）によって基
板（２）と強固に固着一体化される。この結果、基板（
２）とケース材（８）間に所定の封止空間部（１４）が
形成されることになる。更に本実施例のケース材（８）
から突出基板（２ａ）が露出し、この突出基板（２ａ）
はＥＰＲＯＭ（４）が載置できる大きさに形成されてい
る。なおこの突出基板（２ａ）は基板（２）の４辺のど
の位置にも設けられることができ、マイクロコンピュー
タ（５）との関係でその位置が決定される。

ケース材（８）から露出した突出基板（２ａ）上にはソ
ケット（１５）の電極と固着接続される複数の導電路（
３）の一端が形成され、その導電路（３）の先端部にＥ
ＦＲＯＭ（４）を挿入するソケット（１５）が固着され
る。ソケット＜１５）が固着された導電路（３）の他端
はマイクロコンピュータ（５）の近傍に効率よく引回し
されチップ状のマイクロコンピュータ（５）とボンディ
ングワイヤで電気に接続される。

ここでＥＦＲＯＭ（４）とマイクロコンピュータ（５）
との位置関係について述べる。第６図はＥＰＲＯＭ（４
）とマイクロコンピュータ（５）とを基板（２〉上に配
置したときの要部拡大図であり、ＥＦＲＯＭ（４）とチ
ップ状のマイクロコンピュータ（５）とは第６図に示す
如く、多数本の導電路（３）を介して接続されるため、
その導電路（３）の引回しを短くするためにＥＦＲＯＭ
（４）とマイクロコンピュータ（５〉は夫々、隣接する
位置かあるいはできるだけ近傍に位置する様に配置され
る。従ってＥＦＲＯＭ（４）とマイクロコンピュータ（
５）との導電路（３）の引回しは最短距離で形成でき基
板上の実装面積を有効に使用することができる。ＥＦＲ
ＯＭ（４）とその近傍あるいは隣接した位置に配置され
たチップ状のマイクロコンピュータ（５）は第６図の如
く、マイクロコンピュータ（５）の近傍に延在された導
電路（３）の先端部とワイヤ線によってボンディング接
続されＥ　Ｆ　ＲＯＭ（４）と電気的に接続される。

ところで、ＥＦＲＯＭ（４）はソケット（１５）に挿入
されて突出基板（２ａ）上に搭載されることになり、Ｅ
ＦＲＯＭ（４）はケース材（８）に隣接して配置される
。このとき、ＥＦＲＯＭ（４）の上面とケース材（８）
の上面とは略一致した状態であることが好ましい、この
結果、ＥＦＲＯＭ（４）だけが露出し、他のマイクロコ
ンピュータ（５〉およびその周辺の回路素子（６）は封
止空間（１４）内に配置されることになる。またＥ　Ｆ
　ＲＯＭ（４）の側面に設けた透過部材（１３）はケー
ス材（８）の側面とほぼ当接するので、ＥＦＲＯＭ（４
）を挿入するだけで遮光できる利点を有する。

上述の如く、Ｅ　Ｐ　ＲＯＭ（４）と接続されるマイク
ロコンピュータ（５）およびその周辺の回路素子（６）
は基板（２）とケース材（８）で形成された封止空間部
（１４）に配置する様に設定されている。即ち、チップ
状の電子部品および印刷抵抗、メッキ抵抗等の抵抗素子
の全ての素子が封止空間部（１４）内に設けられている
。

本実施例でＥＰＲＯＭ（４）のデータ消去を行う場合は
ソケット（１５）からＥ　Ｆ　ＲＯＭ（４）を離脱して
紫外線を照射するケースがある。また、再書込みの場合
はＥＦＲＯＭ（４）をソケットから離脱して一般的なＲ
ＯＭライターを使用して電気的に書込みを行い、書込み
後、ソケット（１５）に挿入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（ＭＯＤＥＭ）とはパーソナルフンピユー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話口−で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第７図に示したブロック図に基づいてモデムを筒単に説
明する。

第７図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（２１）と、ＤＴＥインターフェース（２１）
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ（５）と、マイクロコンピュ
ータ（５）からアドレスされるデータを内蔵したＥＦＲ
ＯＭ（４）と、マイクロコンピュータ（５）からの出力
信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　Ｃ０ＮＴＲ
０Ｌ　　ＵＮＩＴ）に出力する第１および第２の変復調
回路（２２）（２３）と、マイクロコンピュータ（５）
からの出力信号に応じて所望のＤＴＭＦ信号（トーン信
号）を発生するＤＴＭＦ発生器（２４）とをから構成さ
れる装置 ＤＴＥインターフェースは例えば５ＴＣ９８１０（セイ
コーエプソン）等のＩＣより成り、第８図の如く、パソ
コンの出力信号を供給し、その出力信号を内蔵メモリー
内に蓄積してマイクロコンピュータ（５）へ出力する送
信メモリ一部（２５）と、マイクロコンピュータ（５）
からの出力信号が供給される信号を内蔵メモリー内に蓄
積してパソコンへ出力する受信メモリ一部（２６）と、
送信メモリ一部（２５）および受信メモリ一部（２６）
を介して入出力される夫々の信号を切替える制御部（２
７）とからなり、パソコン（２８）とマイクロコンピュ
ータ（５）とを接続するための所定の機能を有するもの
である。

マイクロコンピュータ（５）は例えば５ＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第９図の如く、
ＤＴＥインターフェース（２１）から出力される出力信
号を認識するコマンド認識部と、コマンド認識部によっ
て認識きれた出力信号を解読するコマンド解読部と、コ
マンド解読部で解読きれた信号に基づいてメモリ一部の
データと比較し変復調回路へデータを供給するコマンド
実行部と、コマンド解読部のデータとメモリ一部内のデ
ータとの比較結果、誤ったデータがコマンド実行部に供
給された際にＤＴＥインターフェース（２１〉に出力信
号を出力する応答コード生成部とからなる。

変復調回路（２８）はマイクロコンピュータ（５）から
送信されるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ（５）へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第１の変復調回路（２２
）は３００ｂｐａの低速変復調回路であり、第２の変復
調回路（２３）は１２００ｂｐｓの中速変復調回路であ
る。夫々の第１および第２の変復調回路（２２）　（２
３）はマイクロコンピュータ（５）により、いずれか一
方の変復調回路が選択される。

ＤＴＭＦ発生器（２４）はマイクロコンピュータ（５）
のコマンド実行部より出力されたデータをＣＯＬ、ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信Ａ　Ｍ　Ｐ　（２９ａ）に出力して電話回
線へ信号を供給する。

Ｅ　Ｆ　ＲＯＭ（４）内にはモデムの各種のモードを設
定するためのプログラムデータがメモリーされており、
マイクロコンピュータ（５）のアドレスに基づいてマイ
クロコンピュータ＜５〉に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（５）からの読出し信号に基づいて制御スイッチ
（２９ｄ）が動作し、所定のアドレスデータがＥＦＲＯ
Ｍ（４）に供給され、そのアドレスに基づいたＥ　Ｆ　
ＲＯＭ（４）のプログラム惨データがマイクロコンピュ
ータ（５）に供給され、通信を行う夫々のモデムの通信
規格（ＢＥＬＬ／ＣＣＩＴＴ規格）、通信速度（３００
／１２００ｂｐＳ）、データファーマットの一致、デツ
プスイッチモードの切替等の各種のモードが一致してい
るかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用のＤＴ
Ｅインターフェース（２１）に入力され、電話番号を解
読する為にマイクロコンピュータ（５）に転送される。

その解読した結果をＤＴＭＦ発生器（２４）に送信し、
ＤＴＭＦ発生器（２４）からＤＴＭＦ信号が発信されそ
の信号は送信Ａ　Ｍ　Ｐ　（２９ａ）、ライントランス
（２９ｃ）を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーン起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（２９ｃ）、受信ア
ンプ（２９ｂ）を通り低速変復調回路（２２）でそのア
ンサ−トーンが起呼側のモデムに対して所定のアンサ−
トーンであるか否かを検出する。所定のアンサ−トーン
であれば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（２１）に入力し、
そのデータをマイクロコンピュータ（５）に転送する。

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路（２２）に送信される。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基づいて
周波数変調ＦＳＸされ、送信ＡＭＰ（２９）、ライント
ランス（３２〉を介して応答側のモデムに送信される。

−・方、応答側のパソコンのキー人力信号によって送出
した周波数変調のアナログ信号は起呼側のモデムに送出
され、ライントランス（２９ｃ）、受信Ａ　Ｍ　Ｐ　（
２９ｂ）を介して低速変復調回路（２２）に入力される
。ここでアナログ信号はデジタル信号に変換されＤＴＥ
インターフェース（２１）に入力され、シリアルデジタ
ル信号からパラレルデジタル信号に変換されて起呼側の
パソコンに入力される。その結果起呼側ヘパソコンと応
答側のパソコンは全二重通信ができる様になりパソコン
通信が実現する。

第１０図は第７図で示したモデム回路を本実施例で用い
た基板（２）上に実装した場合の平面図であり、実装さ
れる回路素子の図符号は同一符号とする。ＥＦＲＯＭ（
４）とマイクロコンピュータ（５）との接続はパスライ
ンで示す、尚、複数の回路素子を接続する導電路は煩雑
のため省略する。

第１０図に示す如く、基板（２）の対向する周端部には
外部リード端子（１２）が固着される複数の固着用バッ
ド（３ａ）が設けられている。固着パッド（３ａ）から
延在される導電路（３）上封止空間（１４）の位置には
複数の回路素子が、突出基板（２ａ）上にはＥＰＲＯＭ
（４）を搭載するソケット（１５）が固着される。斯る
基板（２）上にはＥＦＲＯＭ（４）以外のマイクロコン
ピュータ（５）を含む複数の回路素子が固着されており
、（２１）はＤＴＥインターフェース、（２２）　（２
３）は第１および第２の変復調回路、（２４）はＤＴＭ
Ｆ発生回路、（２９ａ）はＥＦＲＯＭ（４）を制御する
制御スイッチ、（５）はマイクロコンピュータ、（６）
はコンデンサー等のチップ部品である。

第１０図に示す如く、マイクロコンピュータ（５）の近
傍あるいは隣接するケース材（８）より露出した突出基
板（２ａ）にＥＰＲＯＭ（４）が搭載されるソケット（
１５）が固着される。マイクロコンピュータ（５）の近
傍あるいは隣接する位置にソケット（１５）を固着する
ことで、マイクロコンピュータ（５）とＥ　Ｐ　ＲＯＭ
（４）との信号線、即ち導電路（３）の引回し線の距離
を最短でしかも最小の距離で引回すことができ、他の実
装パターンを有効に使用できると共に高密度実装が行え
る。このときソケット（１５）はケース材（８）から露
出し基板（２〉の任意の周端部に設けた突出基板（２ａ
〉に設けられる。尚、一点鎖線で囲まれた領域は接着シ
ートでケース材（８）が固着される領域を示す。

第１１図は第１０図で示した基板（２）上にケース材（
８）を固着したときのモデム用の混成集積回路装置の完
成品の平面図であり、ケース材（８）の周端辺の突出基
板（２ａ）上にはＥＦＲＯＭ（４）が露出された状態と
なる。即ら、ＥＰＲＯＭ（４）以外の他の素子は全てケ
ース材（８）と基板（２）とで形成された封止空間（１
４）内に封止され且つＥＰＲＯＭ（４）のみが露出され
るのでＥ　Ｐ　ＲＯＭ（４）の挿脱が必要に応じて自由
自在に行うことができる。

以上に詳述したモデム用の混成集積回路装置のＥ　Ｆ　
ＲＯＭ（４）には製品仕様の多様化に備え、仕向地、Ｏ
ＥＭ、自社販売等セットメーカ（ユーザ）が要望する仕
様変更に対して容易に対応することができる。即ち、Ｅ
ＦＲＯＭ（４）以外の回路構成はあらかじめ各種の仕様
変更に対応する様に設計されていたが、特定のユーザの
仕様に基づいて混成集積回路を設計すると、他のユーザ
仕様と一致しないことがあった場合、従来では混成集積
回路自体の設計を見なおす必要があった。

しかし本発明の混成集積回路装置ではＥＦＲＯＭ（４）
がソケット（１５）を介して突出基板（２ａ）上に搭載
され且つケース材（８）から露出された状態であるため
、ＥＦＲＯＭ（４）の離脱が行えるのでユーザ側でＥＰ
ＲＯＭを選択して実装するだけで１つの混成集積回路装
置で多機種の混成集積回路装置の実現が行える。

斯る本発明に依れば、基板（２）の所望位置に突出基板
（２ａ）を設け、その突出基板（２ａ）上の導電路（３
）にソケット（１５）を介してシングルインライン型ｖ
１４詣モールドされたＥ　Ｆ　ＲＯＭ（４）を接続し、
基板（２）とケース材（８）とで形成された封止空間（
１４）にマイクロコンピュータ（５）および他の回路素
子（６）を固着することにより、混成集積回路とＥＰＲ
ＯＭとの一体化した装置ができ且つ必要性に応じて容易
にＥＦＲＯＭの挿脱が行える大きな特徴を有する。

（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１に基板（２
）の任意の周端辺に突出基板（２ａ〉を設け、その突出
基板（２ａ）上の導電路（３）にシングルインライン型
樹脂モールドされたＥＦＲＯＭ（４）を接続しているの
で、ＥＰＲＯＭ（４）の載置位置の周辺の任意に選定で
きる利点を有する。このため内蔵するマイクロコンピュ
ータとの電気的接続を考慮して、効率良＜ＥＦＲＯＭ（
４）とマイクロコンピュータ（５）とを接続できデータ
線の引回しを不要にできる。更に詳述すると、ＥＰＲＯ
Ｍ（４）の隣接する位置に最も関連の深いマイクロコン
ピュータ（５）を配置でき、その結果ＥＦＲＯＭ（４）
とマイクロコンピュータ（５）間のデータのやりとりを
行うデータ線を最短距離あるいは最も設計容易なレイア
ウトで実現でき、データ線の引回しによる実装密度のロ
スを最小限に抑制できる。

第２に基板（２）の周端部に設けた突出基板（２ａ〉に
ＥＰＲＯＭ（４）を配置しているので、一体化した小型
の混成集積回路装置として取り扱える利点を有する。更
に集積回路基板（２）上の組込むマイクロコンピュータ
およびその周辺回路素子の実装密度を向上することによ
り、従来必要とされたプリント基板を廃止でき、１つの
小型化されたＥＦＲＯＭ（４）を着脱自在に内蔵する混
成集積回路装置を実現できる。

第３に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（３）として銅箔（１１）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第４にＥ　Ｆ　ＲＯＭ（４）としてシングルインライン
型を用いることができるので、混成集積回路装置へのＥ
ＰＲＯＭ（４）の実装が極めて容易に実現でき且つＥＰ
ＲＯＭ（４）の透過部材（１３〉を挿入するのみで遮光
できる利点を有する。

第５にＥＦＲＯＭ（４）と接続されるマイクロコンピュ
ータ（５）およびその周辺回路素子り６）はケース材（
８）と集積回路基板（２）とで形成される封止空間（１
４）にグイ形状あるいはチップ形状で組み込まれるので
、従来のプリント基板の様に樹脂モールドしたものに比
較して極めて占有面積が小さくなり、実装密度の大幅に
向上できる利点を有する。

第６にケース材（８）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（１４）として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる。

第７に突出基板（２ａ）上にソケット（１５）を設ける
ことにより、ＥＰＲＯＭ（４）の着脱を自在に行え、Ｅ
ＦＲＯＭ（４）の交換や消去および再書込みを自由に行
える利点を有する。

第８にケース材（８）とＥＦＲＯＭ（４）の上面を一致
させることにより、平坦な上面を有する混成集積回路装
置を実現できる利点を有する。

第９に集積回路基板（２）の−辺あるいは相対向する辺
から外部リード（１２）を導出でき、極めて多ピンの混
成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１１３！０は本実施例を示す斜視図、第２図は第１図
のＩ−Ｉ断面図、第３図は本実施例で用いる基板の断面
図、第４図は本実施例で用いるＥＰＲＯＭの斜視図、第
５図は第４図の断面図、第６図は基板上のＥＦＲＯＭ周
辺を示す要部拡大斜視図、第７図は本実Ｎ例で用いたモ
デムを示すプロック図、第８図は第７図で示したモデム
のＤＴＥインターフェースを示すブロック図、第９図は
第７図で示したモデムのマイクロコンピュータを示すブ
ロック図、第１０図は第７図で示したブロック図を基板
上に実装したときの平面図、第１１図は第１０図に示し
た基板上にケース材を固着したときの平面図、第１２図
および第１３図は従来のＥＦＲＯＭ実装構造を示す断面
図である。 （１）・・・混成集積回路装置、　（２）・・・集積回
路基板、　（２ａ）・・・突出基板、　（３）・・・導
電路、　（４）・・・ＥＰＲＯＭ、　　（５）・・・マ
イクロコンピュータ、（６）・・・回路素子、　（８）
・・・ケース材、（１５）・・・ソケット。

Claims (9)

【特許請求の範囲】
1. （１）集積回路基板と、 前記基板上に形成された所望のパターンを有する導電路
   と、 前記導電路に接続されたシングルインライン型樹脂モー
   ルドされた不揮発性メモリーと、 前記メモリーからデータを供給され且つ前記基板上の導
   電路と接続されたマイクロコンピュータおよびその周辺
   回路素子と、 前記基板に一体化されたケース材とを具備し、前記ケー
   ス材より突出した前記基板上の前記導電路に前記不揮発
   性メモリーを接続し、前記基板と前記ケース材で形成さ
   れた封止空間に前記マイクロコンピュータおよびその周
   辺回路素子を配置したことを特徴とする混成集積回路装
   置。
2. （２）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
3. （３）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
4. （４）前記マイクロコンピュータは前記導電路上にダイ
   形状で組み込まれることを特徴とする請求項１記載の混
   成集積回路装置。
5. （５）前記周辺回路素子としてチップ抵抗、チップコン
   デンサーを用いることを特徴とする請求項１記載の混成
   集積回路装置。
6. （６）前記ケース材の周端部を前記基板の周端部とほぼ
   一致させたことを特徴とする請求項１記載の混成集積回
   路装置。
7. （７）前記基板上に前記導電路と接続されたソケットを
   設け、前記ソケットに前記不揮発性メモリーを挿入する
   ことを特徴とする請求項１記載の混成集積回路装置。
8. （８）前記不揮発性メモリーの上面と前記ケース材の上
   面とを実質的に一致させたことを特徴とする請求項７記
   載の混成集積回路装置。
9. （９）前記不揮発性メモリーの消去用透過部材と前記ケ
   ース材とを対向させて配置したことを特徴とする請求項
   １記載の混成集積回路装置。