JPH0230237B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は市外副搬送波をアクセスたするデイジ
タル通信システムにおける交換装置に関する。

本発明の有用性が認められる形式の通信交換装
置は、いずれもいくつかの副搬送波及び信号形式
を満足させることが可能な一連のマルチブレツサ
及び集信装置のビルデイング・ブロツクに基づい
ている。利用者の交換装置仕様を満足させるため
に、これらのビルデイング・ブロツクを非常に柔
軟な構成範囲に含めることができる。

本発明の目的は、既知の先行技術よりも格段に
効率の良い仕方で、トラヒツク通信路とハイウエ
イ群終端との交換接続を制御する新規なスイツチ
ング装置を提供することである。

さらに、本発明の別の目的は、トラヒツク通信
路とハイウエイ群終端との交換接続を制御するた
めに、特にループランド制御レジスタを用いる斬
新にして有用性の高い方式を提案するにある。

本発明によれば、複数の時間分割多重ハイウエ
イ群と複数のチヤネル・デイジタル・トラヒツク
通信路との間をインタフエース接続するように形
成された選択手段とからなるデイジタル通信交換
システムにおける交換装置が備えられ、前記選択
手段は前記チヤネル・デイジタル・トラヒツク通
信路と前記時間分割多重ハイウエイ群との間にお
いて双方向通信を可能にさせる複数の異なる交換
接続モードを実行するように、かつ前記時間分割
多重ハイウエイ群内および前記チヤネル・デイジ
タル・トラヒツク通信路内において特定の交換接
続モードの動作入出力データ速度が両立性の有無
と無関係に、前記双方向通信を実行するように制
御された制御マイクロプロセツサである。

本発明は付図との関連において次の実施例の説
明から更に良く理解されるであろう。

図を参照するに、選択手段は、４つの1Mビツ
ト／秒の時間分割多重TDM群GOT及びGINと、
32Kビツト秒、64Kビツト／秒又は1Mビツト／
秒の異なる３チヤネル速度のいずれかの間で動作
する最大６副搬送波の着信チヤネルCI及び発信
チヤネルCOTとの間の汎用インタフエースとな
るプログラマブル汎用バス・セレクタPUBSであ
る。

プログラマブル汎用バス・セレクタPUBSはマ
イクロプロセツサ・インタフエースMFIにより
制御され、このマイクロプロセツサ・インタフエ
ースMFIを用いて種々の接続構成を設定し、ま
た16×７ビツトのレジスタを介してこれらの接続
構成を読み出すときに用いられる。

データ及び信号は、いずれもプログラマブル汎
用バス・セレクタPUBSにより切替えられるの
で、副搬送波の多重化及び共通チヤネルの信号伝
送においてかなりの有用性がある。

プログラマブル汎用バス・セレクタPUBSは40
ピンのヂユアル・イン・ラインのケースに組み込
まれており、第１図は多数のインタフエースのブ
ロツク図を示す。

1MHz信号は通信交換装置のマスタ・クロツク
（図示なし）から出力され、はフレーム信
号、はリセツト信号、は群の特定
構成を選択する信号、VSは電源、はチツプ・
エネーブル信号、は読み出しエネーブル信号、
WEは書き込みエネーブル信号である。るれらの
信号の意味については後述する。バスADD／
DATAはマイクロプロセツサとプログラマブル
汎用バス・セレクタPUBSとの間におけるアドレ
ス及びデータ用の転送路である。群GOSは時間
分割多重ハイウエイTDMHに対する時間分割多
重（TDM）伝送に関連し、一方群GINは時間分
割多重ハイウエイTDMHからの時間分割多重伝
送に関連されている。

チヤネル速度において、プログラマブル汎用バ
ス・セレクタPUBSへのトラヒツクは信号線CIN
に挿入され、プログラマブル汎用バス・セレクタ
PUBSのトラヒツク出力はチヤネル速度で発信チ
ヤネルCOTに送出される。

第２図の概要ブロツク図を参照したときは、プ
ログラマブル汎用バス・セレクタPUBSに適用さ
れたマルチプレツサを想起すべきである。プログ
ラマブル汎用バス・セレクタPUBS、及びこれか
らの副搬送波トラヒツクは、ループ・モデムLM
で終端される副搬送波トラヒツク・インタフエー
スSTIにおいて処理される。図示のマイクロプロ
セツサ制御インタフエースMCIは制御ハイウエ
イCHに直接接続され、かつ信号インタフエース
SI及びプログラマブル汎用バス・セレクタPUBS
の両者に接続される。プログラマブル汎用バス・
セレクタPUBSは時間分割多重ハイウエイ
TDMHに直接接続されており、これにはプログ
ラマブル汎用バス・セレクタPUBSへ、又はこれ
からの６対の入出力信号線のいずれか１本から適
当に選択された４つの信号及びトラヒツクがあ
る。複数のライン・モージユールが備えられ、そ
のうちの２つのLM１及びLM２を示す。

プログラマブル汎用バス・セレクタPUBSのブ
ロツク図は第６図に示されている。プログラマブ
ル汎用バス・セレクタPUBSは、４つの主領域、
タイミング領域TIA、制御領域CA、即ちトラヒ
ツク領域TRA及び群インタフエース領域GIAか
らなることが理解される。

タイミング領域TIAは、プログラマブル汎用
バス・セレクタPUBSにクロツク・タイミング信
号Ｔを供給すると共に、タイミング発生器TGか
らの時間分割多重アドレスTAを供給する。この
タイミング発生器TGには1MHzマスタ・クロツ
ク信号及びフレーム信号FMが供給されている。
更に詳細なタイミング領域TIAのブロツク図を
第７図に示す。

制御領域CAには制御及びステータス・レジス
タCTRが備えられており、バスADDR／DATA
及に接続され、他の制御信号、即ち読み出し信号
RE、書き込みエネーブル信号、チツプ・エ
ネーブル信号、信号及びリセツト信号
RESETに接続されている。制御領域CAは制御
インタフエースCI及びステータス・インタフエ
ースSIとして用いられる。更に、制御インタフエ
ースCIの詳細なブロツク図を第４図に示す。

群インタフエース領域は時間分割多重ハイウエ
イTDMH（第２図）の接続に関連されている。

２つのハイウエイ群、即ちハイウエイ入力
GIN及びハイウエイ群出力GOTはそれぞれ独立
した４本の信号線Ｇ０〜Ｇ３からなる。ユニツト
GLSは群ループラウンド・セレクタ手段を表わ
し、またユニツトGOSRは群出力セレクタ手段及
び残りのリタイミング手段GOSRを表わす。群イ
ンタフエース領域GIAの更に詳細なブロツク図を
第６図に示す。

トラヒツク領域TRAはチヤネル・トラヒツク
に対する接続に関連する。着信チヤネルCIN及び
発信チヤネルCOTはそれぞれ独立した６本の信
号線Ｇ０〜Ｇ５からなる。ユニツトTOBは複数
の出力バツフアを表わし、またユニツトTRはト
ラヒツク・リタイミング手段を表わす。トラヒツ
ク入力のサンプリングはユニツトTISにより処理
され、またループラウンド多重化手段はユニツト
LM１及びLM２により表わされる。トラヒツク
領域TRAの更に詳細なブロツク図を第２図に示
す。

［概要］ プログラマブル汎用バス・セレクタPUBSは６
つの「チヤネル終端」である信号線Ｃ０〜Ｃ５対
４つの「群終端」である信号線Ｇ０〜Ｇ３のイン
タフエース接続をするように構成されている。チ
ヤネル・トラヒツクの伝送速度は32Kビツト／
秒、64Kビツト／秒、又は1Mビツト／秒とする
ことができる。各群は１フレームを形式する32チ
ヤネルの時分割多重タイムスロツトからなる。群
周波数は1MHzであり、フレームの反復周波数は
32KHzである。この群周波数は全て通常1MHzの
マスク・クロツク信号の周波数に関連している。

群におけるタイムスロツトの割り付けはフレー
ミング・パルスFMGにより決定され、このフレ
ーミング・パルスをプログラマブル汎用バ
ス・セレクタPUBSを同期させるときに１回だけ
発生する必要があるが、都合により毎フレーム又
は１フレーム置きに発生させてもよい。

［プログラマブル制御機能］ タイムスロツトに対するチヤネル割り付けは、
制御インタフエースCIを介してプログラマブル
汎用バス・セレクタPUBSをプログラミングする
ことにより決定される。プログラマブル汎用バ
ス・セレクタPUBSは、４本のアドレス線を有す
る14個のプログラマブル・レジスタ、及び２つの
読み出し専用レジスタを備えている。

読み出しエネーブル信号、書き込みエネー
ブル信号及びチツプ・エネーブル信号の
制御により、７本の双方向データ線を介して制御
情報をロード又は読み出すことができる。

制御インタフエースCIのアドレス割り付けを
第８図に示す。ビツトの割り付けは第９図に示
す。

接続とを各チヤネル処理領域の周辺には、それ
ぞれ第８図の第１バイト及び第２バイトとして示
すように、アドレス機構において連続する２つの
制御バイトを割り付けるバイトの制御機能が構成
される。これらバイトの制御機能については後述
する。

［群出力の選択］ ４ビツトのフイールドにより、出力群の全ての
組合わせのチヤネル・データをエネーブルする。
いずれの群も選択されなかつたときは、群出力は
オフにされる。（１は選択） ［群入力の選択］ ２ビツトのフイールドにより、複数の群入力の
うちのいずれを用いて出力チヤネル・データを導
出するかについての選択をする。（00符号のとき
は群０、01符号のときはチヤネル１等） ［チヤネル・エネーブル］ チヤネル速度出力をエネーブルする。このチヤ
ネル速度出力はオープン・ドレーンであるので、
選択されなかつたときは、オフ状態となる。） ［タイムスロツトの選択］ ５ビツト・フイールドを用いて群入力及び群出
力に用いるタイムスロツトを選択する。動作モー
ドが64Kビツト／秒のときは、下位４ビツトのみ
が用いられる。1Mビツト／秒が選択されたとき
は、このフイールドは選択されない。

［32／64Kビツト／秒モード］ この制御により、ローのときは、32ビツト／秒
モードがセツトされ、ハイのときは64Kビツト／
秒モードがセツトされる。

［1Mビツト／秒モード］ この制御により、ハイのときは、1Mビツト／
秒モードがセツトされ、ローのときは、32ビツ
ト／秒モードがセツトされる。

アドレス１２及び１３には以下で説明するよう
に診断及び初期設定機能が設定される。第１０図
は通常接続モードと共に、種々のループラウンド
接続を示す。

［チヤネル及び群のループラウンド］ バイト１２には各チヤネルの「チヤネル及び群
ループラウンド」制御が設定される。これがセツ
トされたときは、チヤネル入力をチヤネル出力に
ループ・バツクをし、かつ群入力を群出力にルー
プ・バツクさせる。これらのメープラウンド・モ
ードは診断目的に用いることができる。群情報ル
ープラウンドの数及びタイムスロツトは設定され
たモードに従う。

［チヤネル診断のループラウンド］ この命令は全ての群入力をプログラマブル汎用
バス・セレクタPUBS内の群入力にループ・バツ
クするので、プログラマブル汎用バス・セレクタ
PUBSをチヤネル接続から診断することが可能と
なる。（１はループラウンド）。

［オフセツト］ オフセツト機能をチヤネル毎に選択することが
できる。この機能は、装置の群インタフエース・
ライン・カードに生起する１タイムスロツトの遅
延を補償するものである。オフセツトがセツトさ
れたときは、データを１タイムスロツト後にサン
プリングし、タイムスロツト選択フイールドにお
いて指定されたタイムスロツトより１タイムスロ
ツト前のタイムスロツトに挿入する。

［リセツト］ リセツト命令は、それ自身のレジスタを除き、
全てのレジスタをクリアする。この機能を用いて
電源投入又はシステム故障後のプログラマブル汎
用バス・セレクタPUBSの初期化設定を容易に
し、かつランダムなタイムスロツト選択による群
タイムスロツトの軸輳を防ぐ。この命令が一旦セ
ツトされたときは、通常動作を可能にする前に、
この命令をクリアしなければならない。（１は
RESET）。

［チヤネルの監視］ ［チヤネル入力の監視］ これは、読み出し専用アドレスであり、これに
よつて制御プロセツサは６つのチヤネル入力線の
それぞれにデータが入力されている状態を監視す
る。制御プロセツサのクロツク信号は、トラヒツ
クのクロツク信号に非同期のときは、データの各
ビツトを監視することはできない。従つて、デー
タのパターンは制御プロセツサのフアームウエア
内でサンプリング及びデコード方法により決定さ
れなければならない。このフイールドのビツト６
は常時０である。

［チヤネル出力の監視］ これは、読み出しアドレスであり、これによつ
て制御プロセツサが６本のチヤネル出力線のそれ
ぞれにデータを出力している状態を監視する。チ
ヤネル出力エネーブル・ビツトがセツトされてい
ないときは、データを読み出すこともできるが、
これによつて外部トラヒツク源を用いているとき
は、複雑なトラヒツク信号線の診断機能が得られ
る。このフイールドのビツト６は常時０である。

［ハードウエア制御機能］ ２つのハードウエア制御機能が以下に述べるよ
うに備えられている。

［RESET］ このリセツト信号RESETがローのときは、全
てのプログラマブル汎用バス・セレクタPUBSは
リセツトされている。このリセツト信号RESET
は通常、電源投入リセツト又はマニユアル・リセ
ツト回路に供給されている。

［LOCK］ この信号LOOKにより、群ループラウンドを
全てのチヤネルにセツトし、装置制御リング・シ
ステムを形成する。

［プログラミング制御］ この制御線は、プログラマブル汎用バス・セレ
クタPUBSのプログラミング又は監視に用いられ
るもので、後述する。

［チツプ・エネーブル信号］ このチツプ・エネーブル信号CEは、読み出し
動作又は書き込み動作を実行するときに、ローに
保持されなければならない。このチツプ・エネー
ブル信号CEがセツトされていないときは、全て
のアドレス及びデータ線をデイセーブルされ、こ
れにより他のデバイス素子が制御バスに接続され
ても、当該チツプの消費電力を最小のものにす
る。

［読み出しエネーブル信号］ この読み出しエネーブル信号及びチツプ・
エネーブル信号がローのときは、アドレス指
定されたレジスタに保持されているデータをトラ
イステートのデータ・インタフエースに入力する
ことが可能となる。

［書き込み信号］ 書き込みエネーブル信号と、チツプ・エネ
ーブル信号との論理和がハイ・ステートから
ロー・ステートに変化したときは、クロツク駆動
によりトライステートのデータ・バス上のデータ
をアドレス指定したレジスタに入力させる。

［モードの説明］ ［概説］ 当該装置は、次の動作モードに関連している。
以下、これを説明する。

ａ 32Kビツト／秒チヤネル対1Mビツト／秒モ
ード、 ｂ 64Kビツト／秒チヤネル対1Mビツト／秒群
モード、 ｃ 1Mビツト／秒チヤネル対1Mビツト／秒群モ
ード、 ｄ チヤネル及び群ループラウンド・モード、 ｅ チヤネル診断ループラウンド・モード、 ｆ LOCKループラウンド・モード。

［32Kビツト／秒チヤネル〜1Mビツト／秒モー
ドの発信方向］ この方向においては、第１１図に示すように、
32チヤネル1Mビツト／秒のうちの１チヤネルが
選択され、32Kビツト／秒のデータ・ストリーム
として１つのチヤネル出力に出力される。

「オフセツト」がセツトされていないときは、
選択したチヤネルの中心において1Mビツト・ク
ロツク信号の後縁でデータをサンプリングする。
「オフセツト」がセツトされたときは、1MHzクロ
ツク信号の１周期後にデータをサンプリングす
る。

チヤネル・インタフエースのデータは群フレー
ム周期の先頭で送出される。

１つのフレームからサンプリングされたデータ
は、オフセツト・モードにおいて１フレーム後に
現れるチヤネル３１を除き、次のフレームのチヤ
ネル出力に常に現れる。

［着信方向］ この方向においては、第１１図に示すように、
１つのチヤネル・インタフエースのデータが1M
ビツト／秒群の１つのチヤネルに多重化される。
データはフレームの中心の前の1MHz半周期でサ
ンプリングされる。

「オフセツト」モードがセツトされていないと
きは、選択されたタイムスロツトに挿入され、
1MHzクロツク信号の前縁で送出される。チヤネ
ル１６〜３１に必要とするデータには遅延が生じ
ることはないが、チヤネル０〜１５のデータには
最大1/2フレームの遅延が生ずる。

「オフセツト」モードがセツトされたときは、
選択したタイムスロツトの直ぐ前のタイムスロツ
トに挿入される。チヤネル１７〜３１が必要とす
るデータには遅延を生じることはないが、チヤネ
ル０〜１６のデータには最大1/2フレームの遅延
が生ずる。

［64Kビツト／秒チヤネル〜1Mビツト／秒群モ
ードの出力方向］ この方向においては、第１２図に示すように、
32チヤネル1Mビツト／秒群から２つのチヤネル
を選択し、64Kビツト／秒のデータ・ストリーム
として１つのチヤネル出力に出力する。使用した
２つの1Mビツト／秒チヤネルは1MHzの16周期だ
け離される必要がある。

「オフセツト」モードがセツトされていないと
きは、データを選択されたタイムスロツトに挿入
する。データは1MHzクロツク信号の後縁でサン
プリングされる。

「オフセツト」モードがセツトされたときは、
1MHzの１周期後にデータを選択する。

チヤネル・インタフエースのデータはフレーム
期間の開始及び中間点で送出される。オフセツ
ト・モードでは、1/2フレームにおいてサンプリ
ングされたデータが、１フレーム後に現れるチヤ
ネル１６を除き、次の1/2フレーム期間でチヤネ
ル出力に常に現れる。

［着信方向］ この方向においては、第１２図に示すように、
チヤネル・インタフエースのデータを1Mビツ
ト／秒の２チヤネルに多重化される。データはフ
レームの1/4及び3/4の前の1MHz期間の1/2でサン
プリングされる。

「オフセツト」モードがセツトされていないと
きは、データを選択したタイムスロツトに1MHz
の16周期だけオフセツトさせて挿入する。データ
は1MHzの前縁から送出される。チヤネル８〜１
１におけるデータは遅延されないが、チヤネル０
〜７におけるデータは1/4フレームだけ遅延され
る。

「オフセツト」モードがセツトされたときは、
選択したタイムスロツトの直ぐ前のタイムスロツ
トに挿入される。チヤネル９〜１５のデータは遅
延されないが、チヤネル０〜８のデータは1/4フ
レームだけ遅延される。

［1Mビツト／秒チヤネル〜1Mビツト／秒群モー
ドの出力方向］ この方向においては、第１３図に示すように、
群インタフエースの1Mビツト／秒群の全てを1M
ビツト／秒チヤネル出力に接続する。

データは1MHzの後縁でサンプリングされ、ク
ロツク信号の後縁で送出される。データを1MHz
クロツク信号の１周期だけ遅延される。

このモードでは、オフセツト・モードは動作し
ない。

［チヤネル及び群ループラウンド・モード］ このモードを動作させたときは、チヤネル入力
をチヤネル出力にループさせ、また群入力を群出
力にループさせる。

［チヤネル・ループラウンド］ データは次の時点でサンプリングされる。

ａ 32Kビツト／秒モードのタイムスロツト１５
における1MHzクロツク信号の後縁。

ｂ 64Kビツト／秒モードのタイムスロツト７及
び２３における1MHzクロツク信号の後縁。

ｃ 1Mビツト／秒モードにおける1MHzクロツク
信号の後縁。

データは次の時点で送出される。

ａ 32Kビツト／秒モードのフレームの先頭。

ｂ 64Kビツト／秒モードにおけるタイムスロツ
ト０及び１６の先頭。

ｃ 1Mビツト／秒モードにおける各1MHzクロツ
ク信号の前縁。

オフセツト／モードはチヤネルのループラウン
ドに影響されない。

データはどのようなクロツク信号を選択して
も、１周期だけ遅延される。

［群ループラウンド］ データは次の時点でサンプリングされる。

ａ 32Kビツト／秒モードの場合、非オフセツ
ト・モードにおいて選択されたタイムスロツト
の1MHzクロツク信号の後縁、又はオフセツ
ト・モードにおいて１タイムスロツト後の1M
Hzクロツク信号の後縁。

ｂ 64Kビツト／秒モードの場合、非オフセツ
ト・モードにおいて選択されたタイムスロツト
から16タイムスロツトを隔て、かつ選択された
タイムスロツトの1MHzクロツク信号の後縁、
オフセツト・モードがセツトされたときは、デ
ータは１タイムスロツト後にサンプリングされ
る。

ｃ 1MHz／秒モードの場合、各1MHzクロツク信
号の後縁。

データを次の時点で送出する。

ａ 32Kビツト／秒モードの場合、非オフセツ
ト・モードにおいて選択したタイムスロツトの
先頭、及びオフセツト・モードときの１タイム
スロツト前。

ｂ 64Kビツト／秒モードの場合、非オフセツ
ト・モードにおいて選択したタイムスロツトか
ら16タイムスロツトを隔て、かつ選択したタイ
ムスロツトの先頭。オフセツト・モードにおい
ては、データを１タイムスロツト前に送出す
る。

ｃ 1Mビツト／秒モードの場合、各1MHzクロツ
ク信号の前縁。

［概要］ このモードにより、２つのゲートを除き、群及
びチヤネル・インタフエースからプログラマブル
汎用バス・セレクタPUBSを完全に診断すること
ができる。

［チヤネル診断のループラウンド・モード］ このモードでは、総合プログラマブル汎用バ
ス・セレクタPUBSの群出力を群入力にループラ
ウンドさせるので、他のモードのような選択的な
ループラウンドはできない。

このモードにより、チヤネル接続からプログラ
マブル汎用バス・セレクタPUBSのトラヒツク信
号線を診断することができる。

このモードを実行したときは、２つのチヤネル
を用いてオフセツト・モード試験のみを実行する
ことができる。

データの遅延は次のようになる。

ａ 32Kビツト／秒モード タイムスロツト１６〜３１を選択したとき
は、データは32MHzの１周期だけ遅延される。
タイムスロツト０〜１５を選択したときは、デ
ータは32KHzの２周期だけ遅延される。

ｂ 64Kビツト／秒モード タイムスロツト８〜１５又は２４〜３１を選
択したときは、データは64KHzの１周期だけ遅
延される。タイムスロツト０〜７又は１６〜２
３を選択したときは、データは64KHzの２周期
だけ遅延される。

ｃ 1Mビツト／秒モード データは常時1MHzの２周期だけ遅延される。

［LOCKループラウンド・モード］ このモードはプログラマブル汎用バス・セレク
タPUBSのピンを下げることにより付勢さ
れる。このモードは着信群をループラウンドさせ
るものであり、群対チヤネルから通常の動作が可
能である。チヤネル入力は使用されない。ソフト
ウエアにより選択可能な群及びチヤネル・ループ
ラウンド・モードはLOCK機能を無視する。

［インタフエースの説明（タイミング）］ この章に示すタイミングは、許容動作範囲及び
−55℃〜＋125゜の動作温度範囲において最悪の場
合を示している。

［制御タイミング］ ［概要］ 次のタイミングの数値はプログラマブル汎用バ
ス・セレクタPUBSに適用され、50pfの負荷がデ
ータ・バスにあると仮定している。第１４図を参
照のこと。

［読み出しサイクル］ ［読み出しエネーブル〜データ・バス制御（
はロー）］ のロー〜データ・バスのエネーブル（デー
タ＝０）（REDE）＝最大60ｍｓ のロー〜データ・バスのエネーブル（デー
タ＝１）（REDE）＝最大90ｍｓ のハイ〜データ・バスのデイセーブル（デ
ータ＝０）（REDD）＝最大38ｍｓ のハイ〜データ・バスのデイセーブル（デ
ータ＝１）（REDD）＝最大46ｍｓ ［チツプ・エネーブル〜データ・バス制御（
＝０）］ のロー〜データ・バスのエネーブル（デー
タ＝０）（CEDE）＝最大70ｍｓ のロー〜データ・バスのエネーブル（デー
タ＝１）（CEDE）＝最大92ｍｓ のハイ〜データ・バスのデイセーブル（デ
ータ＝０）（CEDD）＝最大40ｍｓ のハイ〜データ・バスのデイセーブル（デ
ータ＝１）（CEDD）＝最大48ｍｓ ［アドレス変更〜データの有効（及びは共
にロー）（ADV）］ アドレス安定〜データの有効 （データ＝０）＝最大125ns アドレス安定〜データの有効 （データ＝１）＝最大200ns ［チツプ・エネーブル〜データの有効（はロ
ー）（CEDV）］ チツプ・エネーブルのロー〜データの有効
（データ＝０）＝最大125ns チツプ・エネーブルCEのロー〜データの有効
（データ＝１）＝最大200ns ［書き込みサイクル］ ［（）の立ち上がり端前のデータ設定DWES］
（データ＝０）＝最小50ns（データ＝１）＝最小71ns ［（）の立ち上がり端後のデータ保持DWEH］
（データ＝０）＝最小30ns（データ＝１）＝最小32ns ［（）の立ち下り端前のアドレス設定AWES］ 設定＝最小21ns ［（）の立ち下り端後のアドレス保持
AWEH］ 設定＝最小13ns （データ＝１）＝最小71ns ［（）の立ち上がり端前の設定CEWES］ 設定＝最小80ns ［（WE）の立ち上がり端前の設定（CEWES］ 設定＝最小80ns （）の立ち上がり端後の保持CEWES］ 設定＝最小33ns ［のパルス幅（WEP）］ WEのパルス幅＝64ns ［RESETのパルス幅］ RESETのパルス幅＝最小60ns ［トラヒツク領域のタイミング］ ［概要］ 次のタイミングの数値はプログラマブル汎用バ
ス・セレクタPUBSに適用する。第１５図を参照
のこと。

［群インタフエース・タイミング］ ハイからローへの遷移において群出力に400pf
の負荷を仮定した。群バスにおける立ち上がり時
間は、使用したプルアツプ抵抗の値により決定さ
れ、かつこれを与えられた数値に加算されなけれ
ばならない。

［群出力］ 1MHzクロツク信号のハイ〜群出力（データ＝
０）＝最大100ns 1MHzクロツク信号のハイ〜群出力（データ＝
１）＝最大58ns ［群入力］ 1MHz立ち下がり端前の群入力設定 32又は64Kビツト／秒モード（データ＝０）＝
最小32ns 32又は64Kビツト／秒モード（データ＝１）＝
最小28ns 1MHz／秒モード（データ＝０）＝最小39ns 1MHz／秒モード（データ＝１）＝最小35ns 1MHz立ち上がり端後の群入力保持時間32又は
64Kビツト／秒モード （データ＝０）＝最小70ns 32又は64Kビツト／秒モード （データ＝１）＝最小70ns 1MHz／秒モード（データ＝０）＝最小40ns 1MHz／秒モード（データ＝１）＝最小40ns ［チヤネル・インタフエースのタイミング］ ハイからローへの遷移に際して群出力に50pfの
負荷を仮定した。群バスにおける立ち上がり時間
を使用したプルアツプ抵抗の値により決定し、こ
れを与えられた数値に加算する必要がある。

［群出力］ 1MHzクロツク信号の立ち上がり端からのチヤ
ネル出力の有効点 A32Kビツト／秒モード（データ＝０）＝最大
94ns A32Kビツト／秒モード（データ＝１）＝最大
80ns B64Kビツト／秒モード（データ＝０）＝最大
94ns B64Kビツト／秒モード（データ＝１）＝最大
80ns 1MHz／秒モード（データ＝０）＝最大72ns 1MHz／秒モード（データ＝１）＝最大58ns ［チヤネル入力］ 1MHzクロツク信号の立ち下がり端の前からの
チヤネル入力の設定点 C32Kビツト／秒モード（データ＝０）＝最小
0ns C32Kビツト／秒モード（データ＝１）＝最小−
8ns D64Kビツト／秒モード（データ＝０）＝最小
0ns D64Kビツト／秒モード（データ＝１）＝最小
−8ns 1MHz／秒モード（データ＝０）＝最小14ns 1MHz／秒モード（データ＝１）＝最小6ns 1MHzクロツク信号の立ち下がり後のチヤネル
入力保持点 C32Kビツト／秒モード（データ＝０）＝最小
142ns C32Kビツト／秒モード（データ＝０）＝最小
142ns D64Kビツト／秒モード（データ＝０）＝最小
142ns D64Kビツト／秒モード（データ＝０）＝最小
140ns 1MHz／秒モード（データ＝０）＝最小48ns 1MHz／秒モード（データ＝０）＝最小45s ［フレームの形成］ 1MHzクロツク信号の立ち下がり端〜フレー
ム・パルスの立ち下がり端＝最小72nsフレーム・
パルスの立ち上がり端〜1MHzクロツク信号の立
ち下がり端＝最小21ns フレーム・パルスの最小幅＝45ns

【図面の簡単な説明】

第１図はプログラマブル汎用バス・セレクタ
PUBSのインタフエースを含むプログラマブル汎
用バス・セレクタの概要ブロツク図、第２図はプ
ログラマブル汎用バス・セレクタPUBSに適用し
たマルチプレツサのブロツク図、第３図はプログ
ラマブル汎用バス・セレクタPUBSのブロツク
図、第４図はプログラマブル汎用バス・セレクタ
PUBSの制御領域のブロツク図、第５図はプログ
ラマブル汎用バス・セレクタPUBSのトリヒツク
領域のブロツク図、第６図はプログラマブル汎用
バス・セレクタPUBSの群インタフエース領域の
ブロツク図、第７図はプログラマブル汎用バス・
セレクタPUBSのタイミング領域のブロツク図、
第８図は制御インタフエースに対するアドレス割
り付けを示す図、第９図は制御インタフエースに
対するビツト割り付けを示す図、第１０図はプロ
グラマブル汎用バス・セレクタPUBSのループラ
ウンド・モードのブロツク図、第１１図は32KHz
のオフセツトなしモードの接続に関連するデー
タ・ストリームのタイミング図、第１２図は64K
Hzのオフセツトなしモードの接続に関連するデー
タ・ストリームのタイミング図、第１３図は1M
Hzのオフセツトなしモードの接続に関連するデー
タ・ストリームのタイミング図、第１４図は制御
タイミングに関連する波形のタイミング図、第１
５図は時間基準に関連する波形図である。 CA……制御領域、CI……制御インタフエー
ス、CIN……着信チヤネル、CTR……制御及び
ステータス・レジスタ、GIN……ハイウエイ入
力、GLS……グループ・ループラウンド・セレ
クタ手段、GOT……ハイウエイ群出力、GOSR
……グループ出力セレクタ手段及び残りのリタイ
ミング手段、LM１及びLM２……ループラウン
ド多重化手段、PUBS……プログラマブル汎用バ
ス・セレクタ、TG……タイミング発生器、TOB
……出力バツフア、TR……トラフイツク・リタ
イミング手段、TIS……ユニツト。

Claims (1)

1. 【特許請求の範囲】 １ 複数の時間分割多重ハイウエイ群と複数のチ
   ヤネル・デイジタル・トラヒツク通信路との間を
   インタフエース接続するように形成された選択手
   段を備えるデイジタル通信交換システムにおける
   交換装置であつて；前記選択手段は前記チヤネ
   ル・デイジタル・トラヒツク通信路と前記時間分
   割多重ハイウエイ群との間において双方向通信を
   可能にさせる複数の異なる交換接続モードを実行
   するように、かつ前記時間分割多重ハイウエイ群
   内および前記チヤネル・デイジタル・トラヒツク
   通信路内において特定の交換接続モードの動作入
   出力データ速度が両立性の有無と無関係に、前記
   双方向通信を実行するように制御された制御マイ
   クロプロセツサであること、を特徴とする前記交
   換装置。 ２ 特許請求の範囲第１項記載のデイジタル通信
   交換システムにおける交換装置であつて、前記選
   択手段はマスタ・クロツク信号により駆動され、
   前記選択手段の内部タイミング信号を供給するク
   ロツク・タイミング手段と、前記制御マイクロプ
   ロセツサからプログラム制御されるように形成さ
   れた第１及び第２のレジスタ手段とを含むこと、
   を特徴とする前記交換装置。 ３ 特許請求の範囲第２項記載のデイジタル通信
   交換システムにおける交換装置であつて、前記第
   １のレジスタ手段は複数のチヤネル・デイジタ
   ル・トラヒツク通信路のそれぞれに備えられ、前
   記第２のレジスタ手段は前記チヤネル・デイジタ
   ル・トラヒツク通信路及びハイウエイ群の接続を
   制御するループラウンド制御レジスタ手段と、ハ
   イウエイ群から読み出され、かつハイウエイ群に
   書き込まれるタイムスロツトを制御するオフセツ
   ト制御レジスタ手段と、着信及び出力チヤネル・
   トラヒツク通信路を監視するチヤネル監視制御レ
   ジスタ手段とを前記チヤネル・デイジタル・トラ
   ヒツク通信路に共通して備えていること、を特徴
   とする前記交換装置。 ４ 特許請求の範囲第３項記載のデイジタル通信
   交換システムにおける交換装置であつて、前記第
   １のレジスタ手段は独立した２つのバイトから構
   築され、第１の前記バイトはチヤネル・データを
   ハイウエイ群に対して任意の組合わせ出力にする
   ４ビツト・フイールドと、出力チヤネル・データ
   を導出する際にハイウエイ群のいずれの入力を用
   いるのかを選択する２ビツト・フイールドと、チ
   ヤネル速度出力を付勢する１ビツト・フイールド
   とからなり、第２の前記バイトはハイウエイ入出
   力群に用いるタイムスロツトを選択する５ビツ
   ト・フイールドと、独立した２つのデータ速度処
   理モードを制御する１ビツト・フイールドと、更
   に異なるデータ速度処理モードを制御する４ビツ
   ト・フイールドとからなること、を特徴とする前
   記交換装置。 ５ 特許請求の範囲第４項記載のデイジタル通信
   交換システムにおける交換装置であつて、前記ル
   ープラウンド制御レジスタ手段は複数のチヤネ
   ル・デイジタル・トラヒツク通信路のそれぞれに
   ついての１ビツト・フイールドと、診断接続用の
   １ビツト・フイールドとを含むように形成され、
   前記オフセツト制御手段は複数の前記チヤネル・
   デイジタル・トラヒツク通信路のそれぞれについ
   ての１ビツト・フイールドと、レジスタ・リセツ
   ト手段のための１ビツト・フイールドとを含むよ
   うに形成され、前記チヤネル監視制御レジスタ手
   段は前記チヤネル・デイジタル・トラヒツク通信
   路のそれぞれについての１ビツト・フイールドを
   含むように形成されていること、を特徴とする前
   記交換装置。 ６ 特許請求の範囲第５項記載のデイジタル通信
   交換システムにおける交換装置であつて、前記選
   択手段はチヤネル・デイジタル・トラヒツク通信
   路のビツトがセツトされたときは、関連する前記
   チヤネル入力が対応するチヤネル出力にループ・
   バツクされ、前記着信ハイウエイ群が対応するハ
   イウエイ群にループ・バツクされるように形成し
   た多重化手段を含むこと、を特徴とする前記交換
   装置。 ７ 特許請求の範囲第５項記載のデイジタル通信
   交換システムにおける交換装置であつて、前記選
   択手段は診断接続ビツトがセツトされたときは、
   全ての前記発信ハイウエイ群を前記選択手段内の
   対応する着信ハイウエイにループ・バツクして選
   択手段をチヤネル・デイジタル・トラヒツク通信
   路から診断可能なように形成したループラウンド
   選択器を含むこと、を特徴とする前記交換装置。 ８ 特許請求の範囲第５項記載のデイジタル通信
   交換システムにおける交換装置であつて、前記ハ
   イウエイ群のインターフエイス装置を含んでお
   り、オフセツト・ビツトがセツトされたとき、１
   タイム・スロツトの遅延に対する補償が前記イン
   ターフエイス装置によつて指示され、それにより
   データは１タイムスロツト遅れてサンプリングさ
   れ、そして 前記第２のバイトのタイムスロツト選択フイー
   ルド内で指定されたタイムスロツトよりも１タイ
   ムスロツトだけ前にデータが送出されること、を
   特徴とする前記交換装置。 ９ 特許請求の範囲第５項記載のデイジタル通信
   交換システムにおける交換装置であつて、前記チ
   ヤネル監視レジスタ手段は読み出し専用メモリで
   あり、前記制御マイクロプロセツサはチヤネル監
   視ビツトがセツトされたときは、データがそれぞ
   れ前記チヤネル・トラヒツク入力路に入力され、
   又は前記チヤネル・トラヒツク出力路から出力さ
   れる状態を監視すること、を特徴とする前記交換
   装置。 １０ 特許請求の範囲第５項記載のデイジタル通
   信交換システムにおける交換装置であつて、前記
   選択手段はセツトされたときは、ハイウエイ群の
   ループラウンド接続を全てのチヤネル・デイジタ
   ル・トラヒツク通信路にセツトするロツク制御を
   備えていること、を特徴とする前記交換装置。