JPH02309642A - 多層配線装置 - Google Patents

多層配線装置

Info

Publication number
JPH02309642A
JPH02309642A JP13021989A JP13021989A JPH02309642A JP H02309642 A JPH02309642 A JP H02309642A JP 13021989 A JP13021989 A JP 13021989A JP 13021989 A JP13021989 A JP 13021989A JP H02309642 A JPH02309642 A JP H02309642A
Authority
JP
Japan
Prior art keywords
layer wiring
wiring
upper layer
hole
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13021989A
Other languages
English (en)
Other versions
JP2695917B2 (ja
Inventor
Mamoru Ishikiriyama
衛 石切山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP13021989A priority Critical patent/JP2695917B2/ja
Publication of JPH02309642A publication Critical patent/JPH02309642A/ja
Application granted granted Critical
Publication of JP2695917B2 publication Critical patent/JP2695917B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は多層配線装置に関し、特に半導体集積回路に
用いられる多層配線構造に関する。
(従来の技術) IC,LSI等の半導体装置の高集積化を実現するには
、高密度に形成された素子間の相互配、腺技術が極めて
重要になって(る。この要求の実現に当り、配線を2層
以上の多層化する技術が広く用いられている。
上述した多層配線構造の主な構成成分として、各々の配
線層を構成する配線パターン、眉間絶縁膜及びスルーホ
ールコンタクトが挙げられる。これら構成成分のうち、
スルーホールコンタクトの機能という観点に立てば、主
として半導体装置の信号系回路成分としての役割と電源
系回路成分としての役割とが挙げられる。ここで特に電
源回路成分としてのスルーホールコンタクトは比較的大
電流を取り扱うため、低抵抗で良好なオーミック性を有
し、かつ電流の局部的集中を回避することにより、信頼
性の高い半導体装置が構成される。
以下図面を参照して上層配線と下層配線とがL字形に接
続された従来のスルーホールコンタクト構造につき、−
例を挙げて説明する。第2図(A)は従来のスルーホー
ルコンタクト部の平面図、第2図(B)は、第2図(A
)中に1−1で示す部分の断面図である。
これら図中1は、半導体素子を形成した基板、2及び3
は夫々半導体素子間を機能的に結合して回路動作せしめ
るための下層配線及び上層配線、4は下層配線2と上層
配線3とを電気的に絶縁するための層間絶縁膜、5は該
再配線2及び3を電気的に接続するための該層間絶縁膜
4に開孔されたスルーホールに形成されたコンタクト、
6は下層配線2、及び上層配線3とが交差する交差部で
ある。
従来、スルーホールコンタクトを利用して構成した電源
系回路の一例として、高速度で論理動作を行なうE C
L (Emitter−Coupled Logic:
エミッタ結合論理)回路が知られている。このECL回
路をアルミニウムより成る配線により構成した場合、下
層配線2と上層配線3との間にスルーホールコンタクト
5を介して、数十(mA)〜数百(齢)の電源電流を流
すこととなる。従って下層配線2、スルーホールコンタ
クト5、上層配線3は、上述した大電流に対処するべく
、数十(μm)〜数百(μrn)の幅及び孔径を以って
比較的大きな寸法で構成し、電流密度の低減を図ること
が必要となる。言いかえれば、通常の許容電流密度を約
1×10’(A/cJ)以下に設定するため、上述した
配線パターンの幅及びスルーホールの配線面積を考慮す
る必要がある。
(発明が解決しようとする課題) しかしながら、従来のスルーホール構造の多層配線装置
では局部的な電流集中を生じボイドやヒロックといった
、いわゆる、エレクトロマイグレーションが発生すると
いう課題があった。
以下図面を参照して上述の電流集中につき詳細に説明す
る。
第2図(A)に示すように、交差部6を画定し、かつ下
層配!s2及び上層配線3を横切る線分を、夫々x−x
 ’及びY−Y ’とする。また、下層配線2上であり
、かつ図示のx−x ’上に、スルーホールコンタクト
5の端部に相当する部分をA。
及びA3とし、これらAI及びA3の間の中点をA2と
する。さらに、上層配線3上であり、図示のY−Y’上
にスルーホールコンタクト5の端部に相当し、前記A3
に対応する部分をBとする。
またx−x ’及びY−Y ’からスルーホールコンタ
クト5への距離をm及びnとし、さらにX−X’に面す
るスルーホール5の辺の長さをlとする。
以下、スルーホールコンタクト5での電流方向が上層配
線3から流れ込み、下層配線2から流出する場合につい
て説明する。
上層配線3上のx−x ’を通ってスルーホールコンタ
クト5を経由し、下層配線2上のY−Y ’に至る電流
経路を考えれば、夫々の経路の長さは 、A、B=m+
n+j! A2B=m+n+−! ム、B=m+n となり、π+  B > A2 B > A3 Bの関
係が成立する。従ってA3Bの経路で最短距離となって
最も低い抵抗値が与えられ、該A3B経路に係るスルー
ホールコンタクト5の端部が電流集中点7に成ると考え
られる。
さらに、第2図(B)に示すように、スルーホールコン
タクト5の段差部において、上層配線3の厚さが薄くな
ってしまい電流密度が大きくなり電流集中点7における
電流集中がより顕著に発生してしまう。
従って、このような多層配線構造によって構成した半導
体装置では、電流集中点7にてボイドやヒロックを生じ
る頻度が高く、一定時間経過後、エレクトロマイグレー
ションが発生し配線不良を来たすという課題があった。
本発明の目的は以上述べたスルーボールでの電流集中に
よる影響を軽減し、配線不良が少なく信頼性の高いスル
ーホールコンタクトを有した多層配線構造の半導体装置
を提供することにある。
(課題を解決するための手段) この発明は前記課題を解決するために、基体上に設けら
れ第1方向に延在する下層配線と、この下層配線上に形
成された層間絶8!膜と、この層間絶縁膜上に設けられ
前記第1方向に直交する第2方向に延在する上層配線と
を少なくとも有してなる多層配線装置において、前記上
層配線の下部であって前記下層配線から所定の長さだけ
前記第2方向に延在する下層配線延在部と、前記下層配
線の上部であって前記上層配線から所定の長さだけ前記
第1方向に延在する上層配線延在部と、前記下層配線延
在部と前記上層配線とを接続する第1コンタクトと、前
記上層配線延在部と前記下層配線とを接続する第2コン
タクトとを設けたものある。
(作用) 本発明によれば以上の様に構成したので、互いに直交す
る方向に配設された上層配線と下層配線とをスルーホー
ルコンタクトにて接続するに際し、配線全体の電流密度
分布の均一化が可能となる。
(実施例) 以下、図面を参照してこの発明の多層配線装置の一実施
例につき説明する。尚、以下説明に供する図面は、説明
の理解が容易となる程度に概略的に示しであるに過ぎず
、この発明は、これら図示例にのみ限定されるものでは
ない。また、以下の説明においては、この発明のスルー
ホール構造の平面形状についてのみ図示し、断面形状に
ついては省略するものとする。
第1図<A)はこの発明の多層配線装置の一実施例を説
明するための平面図、第1図(B)は第1図(A)の等
価回路を概略的に示したものである。
第1図(A)において、2及び3は夫々半導体素子間を
機能的に結合して回路動作せしめるための下層配線及び
上層配線、5a及び5bは夫々下層配線2及び上層配線
3を電気的に接続するための眉間絶縁膜4に開孔された
スルーホールコンタクトである。第1図(A)に示すよ
うに、X方向に配設された下層配線2は、X方向に直交
するX方向にも所定の距離をもって延在し、この延在部
に設けられたスルーホールコンタクト5aを介して上層
配線3と接続されている。また、X方向に配設された上
層配線3は、X方向にも所定の距離をもって延在し、こ
の延在部に設けられたスルーホールコンタクト5bを介
して下層配′la2と接続されている。
また、図示x−x ’上のスルーホールコンタクト5a
の端部の部分をA1及びAxとし、さらに上層配線3の
L字形のコーナ一部をB、AX Bの距離をLとする。
また、説明の簡単のためスルーホールコンタクト5aの
辺の長さA、A2を下層配線2及び上層配線3の配線幅
Wと同一とする。
下層配線2を通ってスルーホールコンタク1−5aのA
、A2を経由し、上層配線3上のB点に至る電流経路を
考えれば、夫々の経路の長さはA、B=−Ji丁丁子エ フ2B=L となり717m> VTlの関係が成立する。しかし、
ここでL>>Wなる関係が成立する場合においては、A
+ B ”t Az Bなる関係が成立する。
従って、スルーホールコンタクト5aのAIAZ上の各
点を経由してB点に至る距離は共にほぼ等しく成り、ス
ルーホール構造全体としての距離の不均一に起因する電
流集中を回避することが可能である。
また、上層配線3を通って図示x−x ’を経由し、図
示Y−Y’を経由して下層配線2に至る電流経路を考え
る。
上層配線3及び下層配′fa2の夫々の配線抵抗をR1
及びR2とした場合第1図(B)に示す等価回路となり
、配線に流れる電流Iは11及びI2成分に分割され、
その値は となる、ここでR,=Rffiなる関係が成立する場合
においてはI+=Iz=1なる関係が成立ずる。
よってスルーホールコンタクト5a及びスルーホールコ
ンタクト5bに流れる電流は2分割されるのでスルーホ
ールコンタクト構造における電流密度を半分に低減でき
る。
第3図は多層配線装置の他の実施例を説明するための平
面図であり、第1図と同一部分には同一符号が付しであ
る。この例ではX方向に配設された下層配線2に対して
、その途中にy方向に配設された上層配線3を接続した
場合を示しており、上層配線3は、下層配線2に沿って
X方向への延在部を2ケ所有すると共に、2ケ所のスル
ーホールコンタクト5bを介して下層配線2に接続され
ている。
尚、本発明の実施例において、延在部の距離り及びスル
ーホールコンタクトの面積は、必要に応じて配線パター
ンの許される範囲内で、それぞれ長く及び大きくするこ
とが好ましい。
(発明の効果) 以上詳細に説明したように本発明によれば、多層配線装
置において、互いに直交し合う上層配線と下層配線との
接続を、互いに同一方向に延在する配線の延在部を設は
且つこれら配線の角部から離間した延在部の端部にそれ
ぞれスルーホールコンタクトを設けた構造としたので、
スルーホールコンタクトにおける電流の集中を防止する
ことができ、且つ角部において上層配線と下層配線との
2層配線構造になっているので配線の角部における電流
の集中を防止することができ、電流密度分布が均一な多
層配線装置を得ることができる。
従って、許容電流密度を従来のスルーホール構造と同一
に設定した場合、従来に比ベスルーポール径及び配線幅
をより小さく設計できるのでチップ縮小化が図れ、さら
に、電源系回路に利用するスルーホールコンタクトでの
電流集中によるエレクトロマイグレーション等の信頼性
への影響を軽減し得るスルーホールコンタクト構造を提
供することができ、以って配線不良が少なく信頼性の高
い多層配線装置を提供することができる。
【図面の簡単な説明】
第1図(A)及び(B)は、それぞれ本発明の詳細な説
明するための多層配線装置の平面図とその等価回路図で
あり、第2図(A)及び(B)は、それぞれ従来の多層
配線装置を説明するための平面図とそのI−■線におけ
る断面図であり、第3図は本発明の他の実施例を説明す
るための多層配線装置の平面図である。 1・・・基板、2・・・下層配線、3・・・上層配線、
4・・・層間絶縁膜、5.5a、5b・・・スルーホー
ルコンタクト、6・・・交差部、7・・・電流集中点。 特許出願人 沖電気工業株式会社 A月E明 実少田づり11 の ff4を己キ漿奎(1
15ヒ■月6り第1図 イ芝条 1女 (ホin  菱を明 図51)    
                5bイ1=の 季〔
左イク11  の 2シ)11面こ青春1警艷z、yi
m第3図

Claims (1)

  1. 【特許請求の範囲】 基体と、該基体上に設けられた第1方向に延在する下層
    配線と、該下層配線上に形成された層間絶縁膜と、該層
    間絶縁膜上に設けられ前記第1方向に直交する第2方向
    に延在する上層配線とを少なくとも有してなる多層配線
    装置において、前記上層配線の下部であって前記下層配
    線から所定の長さだけ前記第2方向に延在する下層配線
    延在部と、 前記下層配線の上部であって前記上層配線から所定の長
    さだけ前記第1方向に延在する上層配線延在部と、 前記下層配線延在部、と前記上層配線とを接続する第1
    コンタクトと、 前記上層配線延在部と前記下層配線とを接続する第2コ
    ンタクトと、 を設けてなることを特徴とする多層配線装置。
JP13021989A 1989-05-25 1989-05-25 多層配線装置 Expired - Fee Related JP2695917B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13021989A JP2695917B2 (ja) 1989-05-25 1989-05-25 多層配線装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13021989A JP2695917B2 (ja) 1989-05-25 1989-05-25 多層配線装置

Publications (2)

Publication Number Publication Date
JPH02309642A true JPH02309642A (ja) 1990-12-25
JP2695917B2 JP2695917B2 (ja) 1998-01-14

Family

ID=15028937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13021989A Expired - Fee Related JP2695917B2 (ja) 1989-05-25 1989-05-25 多層配線装置

Country Status (1)

Country Link
JP (1) JP2695917B2 (ja)

Also Published As

Publication number Publication date
JP2695917B2 (ja) 1998-01-14

Similar Documents

Publication Publication Date Title
US6992376B2 (en) Electronic package having a folded package substrate
JP3359780B2 (ja) 配線装置
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
KR930000614B1 (ko) 반도체 집적회로장치
JPH02309642A (ja) 多層配線装置
JPH01100947A (ja) スルーホール構造
JPH0195538A (ja) スルーホール構造
JP7730046B2 (ja) 半導体集積回路装置
JP3124085B2 (ja) 半導体装置
CN217903115U (zh) 基板、线路板及电子设备
TWI864753B (zh) 具有增加之解耦電容的互連結構
JP2566958B2 (ja) スタンダ−ドセル方式の半導体集積回路
JPH11220020A (ja) 多層配線構造体および半導体集積回路装置
JP2025016060A (ja) 半導体装置
JPH07123150B2 (ja) ハイブリッド半導体モジュール
JPH04188753A (ja) 多層配線半導体装置
JPS59158536A (ja) 多層配線を有する半導体装置
JPH10125775A (ja) 多層配線半導体集積回路の層間接続装置
JPS6081841A (ja) 半導体装置
JPH08186196A (ja) 半導体装置の実装構造
JPH0426143A (ja) 半導体集積回路
JPH08307056A (ja) 多層配線基板
JPH08124928A (ja) 半導体集積回路
JPH01123439A (ja) 半導体集積回路装置の配線構造体
JPH0669070B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070912

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees