JPH0237115B2 - - Google Patents

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ 産業上の利用分野 Ｂ 従来技術 Ｃ 発明が解決しようとする問題点 Ｄ 問題点を解決するための手段 Ｅ 実施例 Ｆ 発明の効果 Ａ 産業上の利用分野 この発明は、電界効果トランジスタ（FET）
などの半導体デバイスに関し、特に正孔の移動度
を高めるためのひずみエピタキシヤル層をもつト
ランジスタ構造に関するものである。

Ｂ 従来技術 半導体回路を構成するにあたつては、ｎ型のデ
バイスとｐ型のデバイスのどちらも使用されてお
り、前者は電荷担体として電子を利用し、後者は
電荷担体として正孔を利用する。相補的な回路
は、プツシユプル動作や、集積回路のチツプ内に
形成され、もしくは複散的な素子として形成され
たｎ−ｐ−ｎ及びｐ−ｎ−ｐトランジスタを用い
る回路において好便に採用されている。現在、主
要な関心は、そのような回路をトランジスタ・デ
バイスの多数のアドレスによつて単一の集積回路
チツプ内に構成することである。相補的な回路及
びその大規模アレイの固有の長所は、ｐ型のデバ
イスとｎ型のデバイスが交互に導通し、電力消費
量が低減するので高集積密度の回路を達成できる
ということである。相補的な回路のアレイの構成
においては、ｎ型及びｐ型の領域を与えるべく適
当なドーパントを注入したシリコンからなる半導
体デバイスが採用されており、成功を収めてい
る。シリコンが成功したことの重要な要因は、正
孔と電子の双方に対して良好な移動度が存在して
いることである。シリコンにおいては、正孔の移
動度と電子の移動度は、電子伝導を用いるデバイ
スと正孔伝導を用いるデバイスとで同様の回路パ
ラメータを与える程度に近い値である。しかし、
シリコンで構成したデバイスの周波数応答性は、
多くの適用例で望ましくないことがあり、この点
でシリコンは不利である。

より高い周波数応答性は、周期律表の族とＶ
族の元素からなる化合物半導体を使用することに
より得られる。そのような物質から構成した回路
は、高い周波数応答性を有する。

しかしながら、上述の−Ｖ族半導体物質を使
用する場合、正孔と電子とで移動度が著しく異な
るという問題が生じてくる。このため、実質的に
は、電子のみが電荷担体として利用できるにすぎ
ない。それゆえ、シリコンの場合のようにｐ型の
ｎ型のデバイスを両方とも採用する相補的な回路
を構成することはできない。この問題は、−Ｖ
族化合物から電界効果トランジスタを構成する場
合に顕在化してくる。というのはそのような
FETデバイスは、電子回路に一般的に広く使用
されているからである。

Ｃ 発明が解決しようとする問題点 この発明の目的は、半導体デバイスにおいて正
孔の高い移動度をもつ構造を提供することにあ
る。

Ｄ 問題点を解決するための手段 上述の問題は、正孔伝導チヤネルと比較的薄い
半導体物質の層を形成することによつてＰ型半導
体デバイス、特に電界効果トランジスタを構成す
ることにより克服される。このとき、その比較的
薄い半導体物質の層の厚さは、物質の量子力学モ
デルにおける数電子波長のオーダーである。本発
明によれば、その物質の薄い層は比較的厚い物質
の剛性層上にエピタキシヤル成長される。厚い剛
性層は、その剛性層の格子間隔が薄い層の格子面
間隔よりも大きいという点で薄い層の物質とは異
なる。このエピタキシヤル層は、その層の物質が
剛性層の格子面間隔と一致すべくひずみを受ける
ように十分薄く形成される。

−Ｖ族化合物半導体の場合、そのようなエピ
タキシヤル層物質の張力は、厚い剛性層の表面方
向に沿う２次元的な延長と、その剛性層の表面の
垂直方向の圧縮的なひずみをもたらす。この結
果、重い正孔（heavy hole）と軽い正孔（light
hole）の縮退を解消するエネルギー・レベルのシ
フトが行なわれ、これにより格子がかなりの移動
度で電荷担体を支持するようになる。

半導体デバイス、特にFETの構成における別
の特徴として、上記ひずみ層の上面には別の物質
の層が配置される。この付加層はFETのゲート
構造の素子として、また、薄いひずみ層が量子化
されるようにエネルギーを規定する層として働
く。さらに、この付加層は不純物で選択的にドー
プされる。このドープされた付加層とひずみ層と
が隣接して配置されていることが、付加層からひ
ずみ層を貫通するように正孔を移送することを可
能とする。これにより、不純物がひずみ層に注入
されることなく正孔の移動度が高められる、変調
ドーピング（modulation doping）として知られ
る効果が与えられる。正孔のエネルギー・レベル
のシフトと変調ドーピングにより、従来のｎ型
FETの電子の移動度とほぼ同等の正孔移動度を
もつｐ型FETデバイスが構成される。これによ
り、−Ｖ族半導体物質から相補的FET回路を
形成することが可能となる。

Ｅ 実施例 第１図は、本発明の実施例の半導体デバイス構
造を示す図式的な断面図である。第１図におい
て、電界効果トランジスタ１０は、ソース領域１
２と金属ソース領域１４とを有するソース端子
と、ドレイン領域１６と金属ドレイン端子１８と
を有するドレイン端子と、ゲート層２０及びゲー
ト層２０に付着された金属ゲート電極２２とを具
備している。トランジスタ１０はさらに基板２４
と、基板２４によつて支持される比較的厚い層２
６と、厚い層２６とゲート層２０の間でそれらに
隣接するように付着された比較的薄い層２８とを
具備している。

基板２４、層２６及び２８と、ゲート２０はす
べて周期律表の−Ｖ族元素からなる化合物半導
体から構成されている。典型的な族の元素はア
ルミニウム、インジウム及びガリウムであり、典
型的な族の元素はリン、砒素及びアンチモンで
ある。本発明の好適な実施例においては、第１図
に示すように、化合物半導体としてアンチモン化
ガリウム（GaSb）及びアンチモン化アルミニウ
ム（AlSb）が採用されている。基板２４と薄い
層２８は高抵抗性のアンチモン化ガリウムから成
り、厚い層２６とゲート層２０はアンチモン化ア
ルミニウムから成つている。本発明の別の実施例
では、このアンチモン化アルミニウムがアンチモ
ン化ガリウム−アルミニウムに置き換えられる。
さらに、エピタキシを開始させることが目的であ
るGaSb基板は、広く利用されているGaAs及び
InPなどの他の物質、またはAlSb自体と置き換え
ることができる。尚、本発明のこの実施例は特に
−Ｖ化合物を採用しているが、本発明の理論
は、族化合物や−化合物などの他の適当な
半導体にも適用される。

第２図、第３図及び第４図では、厚い層２６を
層“Ｂ”と称し、薄い層２８を“Ａ”と称する。
通常のひずみのない条件では、層Ａの結晶格子構
造は、層Ｂの結晶格子構造よりも格子点間の間隔
が小さい。

本発明の重要な特徴によれば、層Ａは層Ｂ上に
エピタキシヤル的に成長される。そのようなエピ
タキシヤル成長は、例えば、約600℃の温度で分
子線エピタキシにより実行される。エピタキシヤ
ル成長の間に、第２図に示すように、２次元層平
面上で層Ｂの格子間隔に等しい格子間隔をもつ層
Ａが形成される。層Ｂは層Ａの物質の格子を拡張
するように十分厚く且つ剛性である。この拡張に
より、層Ａと層Ｂの界面に沿つて、その面に垂直
な方向に層Ａの格子の圧縮がもたらされる。

尚、エピタキシヤル成長においては、もしエピ
タキシヤル層が十分に厚く成長してしまうと、生
成されたひずみがついて緩和されて結晶構造が通
常の状態と格子間隔を得、以て層Ａと層Ｂとの剛
性的な関係が破壊されてしまうことに注意された
い。しかし、本発明の構造においては、ひずみの
状態が維持されるように層Ａの厚さは、エピタキ
シ上のそのような限界値よりも十分小さく設定さ
れる。そのひずみの状態は、ゲート層２０の存在
に拘らず保持される。ゲート層２０の物質は層Ｂ
と同一の物質から成つており、それゆえ層Ａのひ
ずみ状態を維持することを支援するけれども、ゲ
ート層２０の主な機能は層Ａ内のソース領域１２
とドレイン領域１６間の伝導チヤネルにおける正
孔の移動度を高めるために変調ドーピングの効果
を与えることにある。

第１図の断面図において、トランジスタ１０の
好適な寸法の範囲が、図の右側に示されている。
基板２４の厚さは、能動デバイス素子を安定に支
持するために、従来の半導体デバイスの基板で採
用されている厚さである。第１図には、典型的な
厚さである5mil（127μｍ）が示されている。比較
的厚い層２６（層Ｂ）は約5000オングストローム
の厚さである。比較的薄い層２８（層Ａ）は約
100オングストトロームの厚さである。ゲート層
２０の厚さは100〜1000オングストロームの範囲
にあり、アースに接続されているソース電極１４
に対してゲート電圧V_Gの動作レベルと異なる値
に設定するために比較的広い範囲の値が採用され
る。すなわち薄いゲート層２０は低ゲート電圧に
対して使用され、厚いゲート層２０は高ゲート電
圧に対して使用される。

第１図に示されている約100オングストローム
という層Ａの厚さは、よく知られている半導体構
造の量子力学を参照すると、数電子波長のオーダ
ーである。電荷担体、特に正孔のエネルギー・レ
ベルに関しては、上述の２次元ひずみが層２６と
層２８の間の界面に垂直な応力をもたらし、これ
により第３図に示すように正孔のエネルギー・レ
ベルが変位される。第３図の左側では、層Ａのア
ンチモン化ガリウムが無ひずみの状態にあり、軽
い正孔と重い正孔が縮退している様子が示されて
いる。第３図の右側では、ひずみを有するアンチ
モン化ガリウムの対応する状態が示されており、
この場合、縮退が解消され、軽い正孔のレベルが
重い正孔のレベルよりも高いエネルギー・レベル
に上昇している。そのようなエネルギーのシフト
により、軽い正孔のレベルは正孔で占有された基
底状態となり、これにより正孔の移動度は、よく
知られたｎ型FET構成における電子の移動度と
十分近くなる。従つて、ｎ型とｐ型のFETを使
用した相補的な回路を使用することが可能とな
る。すなわち、ｎ型のFETは従来の技術に基づ
き構成され、ｐ型のFETが本発明に基づき形成
されるのである。

エネルギー・レベルへの影響は第４図にも示さ
れている。第４図の左側では、ひずみの無い状態
において、層Ｂと層Ａの各々における伝導帯の下
端E_Cと価電子帯E_Vの上端の間のエネルギー・ギ
ヤツプEg_B、Eg_Aが図示されている。

第４図に中央では、ひずみの効果が示されてい
る。ここでは軽い正孔と重い正孔が、それぞれ
“ｌ”と“ｈ”の添字をつけて示されている。第
４図の左側の縮退状態では、どちらの正孔も同一
のエネルギー・レベルを占めているが、ひずみが
存在する状態では、縮退状態が変更され、重い正
孔と軽い正孔とが異なるエネルギー・レベルを占
める。第４図の右側では、上述したエネルギー量
子化及び変調ドーピングの影響により、エネルギ
ー・レベルがさらに変更されている。すなわち、
ゲート層２０中の不純物が、正孔を薄い層２８の
方へ解放する。しかし、不純物は薄い層２８には
存在しないので、層２８内の正孔は高い移動度と
伝導度をもつ。

尚、そのような不純物は、金属ゲート電極２２
の付着より前のエピタキシヤル成長の間に、ゲー
ト層２０に配置してもよい。変調ドーピングの存
在下で、ゲートとソース端子の間にゲート電圧を
加えることにより、ソース領域１２とドレイン領
域１６の間の層２０の下方に正孔の伝導チヤネル
が形成される。

第１図のデバイスの製造においては、すべての
製造が分子線エピタキシまたはその他の適当な処
理により達成される。そして、厚い層２６及び薄
い層２８はともにドープされていない。上述した
ように層２０のみがドープされている。ソース領
域１２とドレイン領域１６は、p⁺状態を与える
べく拡散またはイオン打ち込みによつて層２８内
に形成される。尚、ソース及びドレイン領域が層
２６中に貫通しているということは重要ではな
い、なぜならこの層２６はドープされておらず高
い抵抗率をもつので電流を流さないからである。
電極１４，１８及び２２は従来の金属化工程によ
つて付着することができる。このように、本発明
のデバイスが在来の技術的な処理により製造でき
ることが理解されよう。

トランジスタ１０を従来の電気回路に使用する
場合は、望むなら基板２４をアースしてもよく、
そうすると、ドレイン電圧はドレイン電極１８と
ソース電極１４との間に加えられる。上述のゲー
ト電圧はゲート電極２２と、ソース電極１４また
はドレイン電極１６の間に加えられる。このよう
に、ｐ型トランジスタ１０は、従来のｎ型FET
に採用されている回路に対応する方法で、電気回
路に接続することができる。

要約として、本発明の半導体デバイスの動作を
他の半導体デバイスの動作と比較することが本発
明の理解を助けることになると思われる。従来の
半導体、特に−Ｖ族化合物半導体では、重い正
孔が大きい有効質量をもち、移動度が低い。軽い
正孔も存在するけれども、Ｐ型半導体の電気的な
輸送は、バルク物質中で高濃度状態を有する重い
正孔に支配され、エネルギー量子化により価電子
帯の上端で縮退状態が引き上げられるときには、
重い正孔が基底状態を占めることになる。このた
め、電界効果トランジスタなどの高速輸送デバイ
スは常に電子とｎ型物質を扱うのである。

本発明の半導体デバイスでは、重い正孔と軽い
正孔の演じる役割が変わる。このことは、ひずみ
及び応力を導入することにより軽い正孔の数が重
い正孔の数に優るようにすることによつて達成さ
れる。層２６及び２８の間の界面に垂直な応力
は、エピタキシヤル異種構造（heterostructure）
に内在的な格子の不一致を使用することによつて
達成される。すなわち、高速ｐ型デバイスは、比
較的小さい有効質量と比較的高い移動度をもつ軽
い正孔によつて実現される。これらのデバイス
は、それ自体重要ではあるが、通常のｎ型電子デ
バイスとともに集積して、論理回路及びその他の
適用のための相補的な回路を構成することができ
る。

薄い層２８において軽い正孔が利用可能な高い
エネルギー状態は、Ｐ型のドーパントによる通常
のドーピングまたは変調ドーピングによつて正孔
を導入されたときに占有される。変調ドーピング
によつて、増大された担体移動度を最大限に利用
するため、正孔は、事実上２次元になるべきポテ
ンシヤルの井戸によつて限定される。変調ドーピ
ングによるエネルギー・レベルの量子化によつて
すべての状態のエネルギーが低下し、それらの状
態のエネルギーは、限定が強まり質量が低下する
につれて増大する。

軽い正孔と重い正孔の相対的な位置は、詳細に
は、ポテンシヤル井戸の実際の形状に依存する。
厚い層２６とゲート層２０に同一の物質を用いる
ことによつて達成される、層Ａを層Ｂでサンドイ
ツチ状に挟んだ構造により得られる矩形のポテン
シヤル井戸においては、ポテンシヤルは、層Ａの
厚さと、今や軽い正孔と重い正孔とで異なる価電
子帯の差とによつて決定される。単なる異種接合
においては、ポテンシヤルは価電子帯の差と空間
電荷とによつて決定される。尚、電子の状態も量
子化されているけれども、このことは現在注目さ
れている正孔のエネルギー・レベルにはあまり重
要でないことを理解されたい。適正な条件の下で
は、量子数ｎ＝０に対応する軽い正孔の基底状態
は、このシステムの基底状態にとどまる。上に示
したように、電界効果デバイスは、ソース・ドレ
イン及びゲートを付着することにより容易に達成
される。

本発明の構造が動作するための基本的な要請
は、２つの物質の価電シ帯エネルギーE_Vに差が
なくてはならないということである。層ＡのE_V
は層ＢのE_Vよりも高い。さらに、層Ｂの格子面
間隔は、層Ａの格子面間隔よりも大きくなくては
ならない。これらの条件は、軽い正孔と重い正孔
の状態の反転が生じるGaAs−GaAlAs構造に於
て満たされる。この条件はGaSb−AlSb構造でも
満たされるけれども、ひずみ効果は比較的小さ
い。

本発明のｐ型トランジスタを、−Ｖ族化合物
の従来のｎ型トランジスタと結合してなる電気回
路を構成することに関しては、そのようなトラン
ジスタは、離散的な素子として製造してもよく、
共通基板上の集積回路中に構成してもよいことに
注意されたい。尚、本発明の半導体構造を製造す
るために利用される製造工程が他の半導体デバイ
スの製造工程と類似しているという事実に鑑みる
と、特に相補的FETデバイスの場合、ｎ型FET
を従来の技術で製造し、ｐ型FETを本発明の技
術で製造できることが明らかである。

Ｆ 発明の効果 以上のように、この発明によれば、比較的大き
い格子面間隔をもつ層の上に比較的小さい格子面
間隔をもつ層を付着することにより軽い正孔が支
配的であるような伝導チヤネルを形成したので、
高い周波数特性をもつＰ型デバイスを構成するこ
とができる。

【図面の簡単な説明】

第１図は、本発明に基づくデバイス構造の断面
図、第２図は、比較的格子面間隔の小さい層のひ
ずみをあらわす図、第３図は、ひずみによる、波
数ベクトル空間における正孔のエネルギーのシフ
トを示す図、第４図は、ひずみによる、エネルギ
ー・レベルのシフトを示す図である。 １２……ソース領域、１６……ドレイン領域、
２０……ゲート層、２６……第１の層、２８……
第２の層。

Claims (1)

1. 【特許請求の範囲】 １ (a) 第１の格子面間隔をもつ結晶格子構造で
   形成された−Ｖ族化合物半導体の第１の層
   と、 (b) 上記第１の層中に互いに離隔して形成された
   ソース領域及びドレイン領域と、 (c) 上記第１の層の上面に接触して上記ソース領
   域及び上記ドレイン領域の間に延長して配置さ
   れ、第２の格子面間隔をもつ結晶格子構造で形
   成された−Ｖ族化合物半導体の第２の層と、 (d) 上記第２の層の上面に接触して上記ソース領
   域及び上記ドレイン領域の間に位置するように
   配置されたゲート層とを具備し、 上記第２の格子面間隔が、ひずみのない状態で
   は上記第１の格子面間隔より小さく、上記第２の
   層は、格子のゆがみを生じるように数電子波長程
   度の厚さでエピタキシヤル層として上記第１の層
   に付着されてなる電界効果トランジスタ。 ２ 上記ゲート層が、上記第２の層に接触し上記
   第２の層に正孔を導入するようにドープされた第
   ３の層を有する特許請求の範囲第１項記載の電界
   効果トランジスタ。 ３ 上記第１の層の厚さが、上記第２の層にひず
   みを生じさせるべく十分に剛性をもつように、上
   記第２の層の厚さよりも大きい特許請求の範囲第
   ２項記載の電界効果トランジスタ。 ４ 上記第１の層がAlSbであり、上記第２の層
   がGaSbである特許請求の範囲第３項記載の電界
   効果トランジスタ。 ５ 上記第１の層がGaAlSbであり、上記第２の
   層がGaSbである特許請求の範囲第３項記載の電
   界効果トランジスタ。