JPH0237751A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に多層配線精造を有
する半導体集積回路に関する。

〔従来の技術〕

近年、半導体集積回路においても動作速度の高速化１機
能の多様化、複合化が図られてきており、集積度が益々
大きくなってきている。

この様な状況に対応するために、半導体集積回路は、内
部トランジスタの寸法及び配線層幅の縮小、並びに配線
層の多層化等が施されてきている。

第３図（ａ＞、（ｂ）は従来の半導体集積回路の一例を
示す半導体チップの平面図及びＣ−Ｃ′線断面図である
。

第３図（ａ）、（ｂ）に示すように、半導体基板１の上
に絶縁膜２を設け、絶縁膜２の上にパターニングされた
第１Ｍの配線層３，４、配線層３４を含む表面に層間絶
縁膜７、層間絶縁膜７の上にパターニングされた第２層
目の配線層５゜１６、配線層５．１６を含む表面に肋間
絶縁膜１１、Ｐ！間絶絶縁膜１１上にパターニングされ
た配線層１３、配線Ｊ’１Ｗ１３の上に保護膜１７を順
次積層して設ける。

半導体集積回路の機能の多様化、複合化を図るため、ア
ナログ回路とディジタル回路を同一半導体基板上に混在
させたものが増大してきている。

この場合、アナログ回路は外来雑音に対し非常に敏感で
あり、ディジタル回路はそのディジタル信号の反転する
閾値レベルが大きいため、あまり雑音に対しては敏感で
はない。そのような状況下において、アナログ信号の配
線層の上にディジタル信号の配線層が重なっていると、
アナログ信号の配線層にディジタル信号の配線層から雑
音が加えられアナログ信号に影響を与え、アナログ回路
の誤動作につながることが多々ある。

いま、第３図（ａ＞、（ｂ）に示す第１層の配線層３．
４をアナログ信号のものとし、第２および第３層の配線
層５．１６．１３をディジタル信号のものとすると、第
１層の配線層と第２または第３層の配線層が重なってい
る部分において各層の配線層を分離している絶縁体によ
り容量素子が形成され、これらの重なった部分の配線層
間に容量カップリングがおこり、配線層５．１６．１３
から配線層３，４ヘデイジタル雑音が伝えられてしまう
。ここで、配線層３゜４と配線層５．１６とを分離して
いる層間絶縁膜７の厚さをｔ＋（μｍ）−誘電率ε１２
（ｐＦ／μｍ）、配線層５．１６と配線層１３とを分離
している眉間絶縁膜１１の厚さを＋２　（μｍ）、誘電
率をεｔｖ（ｐＦ／、ｃｚｍ）とし、配線層３．４と配
線層５，１６の重なっている部分の面積を５１２（μｍ
２）、配線層３．４と配線層１３の重なっている部分の
面積を８１３（μｍ２）、また、配線層５．１６と配線
層１３の重なっている部分の面積を５２３（μｍ２）と
すると、配線層３．４と配線層５．１６との間の容量Ｃ
１□は Ｃ＋□（ｐＦ）＝Ｓ＋ｚ（ｕｌＩ１２）ｘｇ１２（ｐＦ
／μｍ）／ｌ＋　（ｕｍ）となる。また、配線層３．４
と配置１Ｊ？！１．３との間の容量ＣＩ３は 同様に、配線１５．１６と配線層１３との間の容量Ｃ２
３はＣｚｓ（ＰＦ）”Ｓｚ３（２１ｍ２）Ｘ　ε２３（
ｐＦ＃ｍ）／１２（μｍ＞となる。

〔発明が解決しようとする課題〕

上述した従来の半導体集積回路は、第１層の配線層を用
いているアナログ信号に第２層および第３層の配線層を
用いているディジタル信号の信号変化が容量カップリン
グにより重畳され影響が現われてきて、遂にはアナログ
回路の特性を劣化するのみならず、遂には誤動作まで引
き起こしてしまうと言うＸ点があった。

１″課題を解決するための手段〕 本発明の半導体集積回路は、多層配線構造を有する半導
体集積回路において、互に異なる信号を印加する二つの
配線層の少くとも交叉領域の前記二つの配線層の中間に
層間絶縁膜を介して設け且つ低インピーダンスの直流電
位に接続した配線層を有する。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図（ａ）、（）））は本発明の第１の実施例を示す
半導体チップの平面図及びＡ−Ａ′線断面図である。

第１図（ａ）、（ｂ）に示すように、半導体基板１の上
に絶縁膜２を設け、絶縁膜２の上にパタニングされた第
１層目のアナログ信号用の配線層３，４とデジタル信号
用の配線層５．６をそれぞれ設ける。次に、これらの配
線層３〜６を含む表面に層間絶縁膜７を設け、配線層５
．６の上め層間絶縁膜７にコンタクト用開孔部８を設け
る。

次に、層間絶縁膜７の上に第２層目の開孔部８と接続す
る電極つと、電極つと隔離して電極りの周囲以外の全面
に接地電位の配線層１０を設ける。

次に、電極９及び配線層１０を含む表面に層間絶縁膜１
１を設け、電極りのコンタクト用開孔部１２を設ける。

次に、眉間絶縁膜１１の上に第３層目のデジタル信号用
の配線４１３．１４及び開孔部１２の電極９を接続する
配線層１５．１６をそれぞれ設ける。次に、全面に保護
膜１７を設ける。

ここで、第１層目の配線層３．４と第２層目の配線Ｒ１
０の重なる部分の面積Ｓ＋　　（μｍ２）に対する容量
Ｃ＋　　（ｐＦ）は Ｃ＋　　（ｐＦ）・Ｓ＋　　（μｔｚ　　）Ｘε＋２（
ｐＦ／μｍ）／ｌｔ　　（ｕｍ）となり、また、配線層
３．４に重なっている第３層目の配線層１３．１６は、
配線層３，４との間に接地電位に接続された第２層目の
配線層１０があるため、容Ｍ　ＣＩ３．　ＣＩ６はそれ
ぞれＣ１０（ｐＦ＞＝Ｓｓ　（ｎｍ２）Ｘｇ２．（ｐＦ
／μｍ）／ｌ、ｚ（ｕｎ）Ｃ１０（ｐＦ）＝Ｓ＋＋（ｎ
ｍ２）Ｘε２ｓ（ｐＦ／Ｂｍ＞／１ｚ（ｏｎ）となるが
、それら配線層１３．１６から発生されるディジタル雑
音は全て接地電位に吸収されてしまい、アナログ信号の
割り当てられている第１層目の配線層３．４までは影響
を与えないこととなる。

第２図（ａ）、（ｂ）は本発明の第２の実施例を示す半
導体チップの平面図及びＢ−Ｂ′線断面図である。

第２図（ａ）、（ｂ）に示すように、シールドとして用
いている第２層目の配線層１０をアナログ信号に割り当
てられている第１配線層の配線層３．４と他の配線層が
重なっている部分の周辺にのみ配して接地電位に接続し
ている以外は第１の実施例と同じ構成を有している。ア
ナログ信号へのディジタル信号よりの雑音を除く効果は
第１の実施例と同様であるが、本実施例においては、第
１の実施例のように第２層目の接地電位に選択されてい
る配線層１０を全面にわたって配置していないため、第
２層目へも通常の信号の配線層が配置でき、半導体基板
上の全域に対する配線効率が上ると言う利点がある。

また、これら第１および第２の実施例に述べたように、
シールドとして用いた配線層は接地電位に接続されるば
かりではなく電源電位や、直流的動作を行なう信号線等
の低インピーダンスでかつ動作の安定な電位に接続して
も良いのはもちろんであり、更に３層より多層の配線層
を持つものにおいては、一つの配線層のみならずいくつ
かの配線層をこのようにシールドとして用いても良い。

〔発明の効果〕

以上説明したように本発明は、多層配線！Ｒ造を有する
半導体集積回路において、互に異なる信号を印加する二
つの配線層の少くとも交差領域の前記配線層の中間に眉
間絶縁膜を介してシールド用の配線層を設けることによ
り、前記配線層間の干渉作用を除去し、回路の誤動作を
防ぐことができ、信頼性の高い半導体集積回路が得られ
るという効果を有する。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明の第１の実施例を示す半
導体チップの平面図及びＡ−Ａ’線断面図、第２図（ａ
）、（ｂ）は本発明の第２の実施例を示す半導体チップ
の平面図及びＢ−Ｂ’線断面図、第３図（ａ＞、（ｂ）
は従来の半導体集積回路の一例を示す半導体チップの平
面図及びＣ−Ｃ′線断面図である。 １・・・半導体基板、２・・・絶縁膜、３，４，５．６
・・・配線層、７・・・層間絶縁膜、８・・・開孔部、
９・・・・電極、１ｏ・・・配線層、１１・・・層間絶
縁膜、１２・・・開孔部、１３，１．４．１５．１６・
・・配線層、１７・・・保護膜。

Claims (1)

【特許請求の範囲】
1. 多層配線構造を有する半導体集積回路において、互に異
   なる信号を印加する二つの配線層の少くとも交叉領域の
   前記二つの配線層の中間に層間絶縁膜を介して設け且つ
   低インピーダンスの直流電位に接続した配線層を有する
   ことを特徴とする半導体集積回路。