JPH0240750A - 周辺制御装置 - Google Patents
周辺制御装置Info
- Publication number
- JPH0240750A JPH0240750A JP63189632A JP18963288A JPH0240750A JP H0240750 A JPH0240750 A JP H0240750A JP 63189632 A JP63189632 A JP 63189632A JP 18963288 A JP18963288 A JP 18963288A JP H0240750 A JPH0240750 A JP H0240750A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- peripheral control
- data
- peripheral
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 35
- 230000015654 memory Effects 0.000 claims description 17
- 238000004891 communication Methods 0.000 abstract description 4
- 230000007704 transition Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は周辺制御装置に関し、特忙、ライトデータを一
時的に格納するバッファ記憶を有し、上位装置、バッフ
ァ記憶間のデータ転送と、記憶装置、バッファ記憶間の
データ転送を非同期に行う周辺制御装置に関するもので
ある。
時的に格納するバッファ記憶を有し、上位装置、バッフ
ァ記憶間のデータ転送と、記憶装置、バッファ記憶間の
データ転送を非同期に行う周辺制御装置に関するもので
ある。
中・大型の周辺制御装置の中には、チャネルインタフェ
ースとドライブインタフェースのデータ転送速度の差分
を吸収するためにバッファ記憶をもつものがある。バッ
ファ記憶を介したライト操作は、まずチャネルからライ
トデータを受取ってバッファ記憶に格納し、バッファ記
憶内のライトデータをチャネルインタフェースとは非同
期に記憶装置に書き込むことによって行われる。
ースとドライブインタフェースのデータ転送速度の差分
を吸収するためにバッファ記憶をもつものがある。バッ
ファ記憶を介したライト操作は、まずチャネルからライ
トデータを受取ってバッファ記憶に格納し、バッファ記
憶内のライトデータをチャネルインタフェースとは非同
期に記憶装置に書き込むことによって行われる。
一方記憶サブシステムは９通常２つのアクセスパス上
で構成され、一方のアクセスパス上
スパス上の機器に障害が発生しても他のアクセスパス上
さらに２台の周辺制御装置がもつ各々のバッファ記憶へ
のアクセスを互いに他方の周辺制御装置からも可能にし
て、サブシステムの使用効率、応答時間等が良くなるよ
うに自系バッファ記憶、他系バッファ記憶のいずれかを
選択して入出力動作を行う工夫がなされている。
のアクセスを互いに他方の周辺制御装置からも可能にし
て、サブシステムの使用効率、応答時間等が良くなるよ
うに自系バッファ記憶、他系バッファ記憶のいずれかを
選択して入出力動作を行う工夫がなされている。
以上の様な構成の記憶サブシステムが運用中である間に
、障害保守、予防保守等の目的で一方の周辺制御装置の
電源を切断する場合、電源を切断する側の周辺制御装置
へのアクセスパス上置の資源管理情報上で使用不能状態
にするだけでは、使用可能なアクセスｉＪ？スからの入
出力動作を電源を切断する側の周辺制御装置内のバッフ
ァ記憶を使用して処理してしまう可能性を排除できない
ことから、不充分であシ、結局は、電源を切断する操作
の間、サブシステム全体を使用不能状態にしなければな
らないという欠点があった。
、障害保守、予防保守等の目的で一方の周辺制御装置の
電源を切断する場合、電源を切断する側の周辺制御装置
へのアクセスパス上置の資源管理情報上で使用不能状態
にするだけでは、使用可能なアクセスｉＪ？スからの入
出力動作を電源を切断する側の周辺制御装置内のバッフ
ァ記憶を使用して処理してしまう可能性を排除できない
ことから、不充分であシ、結局は、電源を切断する操作
の間、サブシステム全体を使用不能状態にしなければな
らないという欠点があった。
本発明の、バッファ記憶を有し上位装置バッファ記憶間
のデータ転送と記憶装置バッファ記憶間のデータ転送を
非同期に行う周辺制御装置は２周辺制御装置にオフライ
ン化を指示する手段と、オフライン化指示が出されたと
き、同一の記憶装置を制御する他の周辺制御装置のバッ
ファ記憶に自身のバッファ記憶内にあるデータを移送す
る手段を有していることを特徴とする。
のデータ転送と記憶装置バッファ記憶間のデータ転送を
非同期に行う周辺制御装置は２周辺制御装置にオフライ
ン化を指示する手段と、オフライン化指示が出されたと
き、同一の記憶装置を制御する他の周辺制御装置のバッ
ファ記憶に自身のバッファ記憶内にあるデータを移送す
る手段を有していることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図である。Ａ周辺制御
装置２０はＡマイクロプロセッサ４０及びＢマイクロプ
ロセッサ４１によるマイクロプログラム制御で動作する
。Ａ、Ｂ両マイクロプロセッサ４０と４１はプロセッサ
間通信ノｅス１で接続されておシ、制御情報を相互に通
信することができる・ 中央処理装置１０から送られるライトデータはライト指
示を発行し−たアクセスパス上の八人出力アダグタ５０
又はＢ入出力アダプタ５１を経由して、適当なアルゴリ
ズムで選択されたＡバッファ記憶６０又はＢバッファ記
憶６１に格納される。格納されたライトデータは、各々
のＡフォーマツタ７０及びＢフォーマツタ７１を経由し
て記憶装置群８０のひとつに書き込まれる。
装置２０はＡマイクロプロセッサ４０及びＢマイクロプ
ロセッサ４１によるマイクロプログラム制御で動作する
。Ａ、Ｂ両マイクロプロセッサ４０と４１はプロセッサ
間通信ノｅス１で接続されておシ、制御情報を相互に通
信することができる・ 中央処理装置１０から送られるライトデータはライト指
示を発行し−たアクセスパス上の八人出力アダグタ５０
又はＢ入出力アダプタ５１を経由して、適当なアルゴリ
ズムで選択されたＡバッファ記憶６０又はＢバッファ記
憶６１に格納される。格納されたライトデータは、各々
のＡフォーマツタ７０及びＢフォーマツタ７１を経由し
て記憶装置群８０のひとつに書き込まれる。
Ａオンラインスイッチ３０及びＢオンラインスイッチ３
１は人手による操作が可能なスイッチで６Ｄ、ＡとＢの
マイクロプロセッサ４０と４１は適当な周期でこのスイ
ッチの状態遷移を監視している。
１は人手による操作が可能なスイッチで６Ｄ、ＡとＢの
マイクロプロセッサ４０と４１は適当な周期でこのスイ
ッチの状態遷移を監視している。
Ａ周辺制御装置２０の電源を切断する場合、オペレータ
ーはまず中央処理装置１０内の資源管理情報を操作して
、Ａ周辺制御装置２０に対する新しい入出力指示を停止
させる。中央処理装置１０は８周辺制御装置２１を使用
して記憶装置群８０へのアクセスを継続できる。
ーはまず中央処理装置１０内の資源管理情報を操作して
、Ａ周辺制御装置２０に対する新しい入出力指示を停止
させる。中央処理装置１０は８周辺制御装置２１を使用
して記憶装置群８０へのアクセスを継続できる。
８周辺制御装置２１はへ周辺制御装置２０に対する入出
力指示が停止していることを知らないため、依然として
Ａバッファ記憶６０が使用可能であるとみなしている。
力指示が停止していることを知らないため、依然として
Ａバッファ記憶６０が使用可能であるとみなしている。
逆に、８周辺制御装置２１に対する負荷が高くなるため
、Ａバッファ記憶６０を使用する頻度は高くなると予測
される。
、Ａバッファ記憶６０を使用する頻度は高くなると予測
される。
次にオペレータはＡオンラインスイッチ３０−をオフ状
態にする。へマイクロプロセッサ４０はＡオンラインス
イッチ３０のオフ状態への状態遷移を検出して、Ａバッ
ファ記憶６ｏに対する８周辺制御装置２１からの新しい
データの格納を禁止した後ｇ Ａ バッファ記憶６０内
のデータをプロセッサ間通信Ａス１を使用してＢバッフ
ァ記憶６１に移送する。
態にする。へマイクロプロセッサ４０はＡオンラインス
イッチ３０のオフ状態への状態遷移を検出して、Ａバッ
ファ記憶６ｏに対する８周辺制御装置２１からの新しい
データの格納を禁止した後ｇ Ａ バッファ記憶６０内
のデータをプロセッサ間通信Ａス１を使用してＢバッフ
ァ記憶６１に移送する。
Ｂバッファ記憶６１に移送されたデータは、Ｂマイクロ
プロセッサ４１の制御下で記憶装置群８０への書き込み
処理が行われる。
プロセッサ４１の制御下で記憶装置群８０への書き込み
処理が行われる。
以上説明したように本発明の周辺制御装置は。
オンライン化を指示する手段及び周辺制御装置相互間で
データの移送を行う手段を有しているので。
データの移送を行う手段を有しているので。
電源を切断したい周辺制御装置の機能動作を全て停止さ
せることができ、従って正常な系に影響を及ぼすことな
く電源を切断することができるという効果がある。
せることができ、従って正常な系に影響を及ぼすことな
く電源を切断することができるという効果がある。
第１図は本発明の周辺制御装置の構成図である。
記号の説明：
１・・・プロセッサ間通信パス。
・・・中央処理装置。
２１ ・・・ Ａ
Ｂ周辺制御装
置、３０
１ ・・・Ａ
Ｂオンラインスイッチ。
バッファ記憶。
１ ・・・Ａ
Ｂフォーマツタ。
０・・・記憶装置群。
第
図
Claims (1)
- 【特許請求の範囲】 １、バッファ記憶を有し、上位装置、バッファ記憶間の
データ転送と、記憶装置、バッファ記憶間のデータ転送
を非同期に行う周辺制御装置において、 周辺制御装置にオフライン化を指示する手段と、オフラ
イン化指示が出されたとき、同一の記憶装置を制御する
他の周辺制御装置のバッファ記憶に自身のバッファ記憶
内にあるデータを移送する手段を有することを特徴とす
る周辺制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63189632A JPH0240750A (ja) | 1988-07-30 | 1988-07-30 | 周辺制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63189632A JPH0240750A (ja) | 1988-07-30 | 1988-07-30 | 周辺制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0240750A true JPH0240750A (ja) | 1990-02-09 |
Family
ID=16244547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63189632A Pending JPH0240750A (ja) | 1988-07-30 | 1988-07-30 | 周辺制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0240750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007161349A (ja) * | 2005-12-09 | 2007-06-28 | Seiko Epson Corp | 記録装置 |
-
1988
- 1988-07-30 JP JP63189632A patent/JPH0240750A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007161349A (ja) * | 2005-12-09 | 2007-06-28 | Seiko Epson Corp | 記録装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5671356A (en) | Method and apparatus for microcode loading in a multi-nodal network exhibiting distributed control | |
| JPS63268038A (ja) | 制御装置 | |
| JP2006189963A (ja) | ストレージアクセス制御方法、クラスタシステム、パス接続スイッチおよびストレージアクセス制御プログラム | |
| JPH0240750A (ja) | 周辺制御装置 | |
| KR920004061B1 (ko) | 입/출력 제어 시스템 재구성용 시스템 | |
| US20040153584A1 (en) | Information processor | |
| JPS627245A (ja) | ロ−カルエリアネツトワ−クの端末通信方式 | |
| JPS59161743A (ja) | 構成切替方式 | |
| JP2591334B2 (ja) | 相互スタンバイシステム | |
| JPH0793061A (ja) | 情報処理装置 | |
| JP4202480B2 (ja) | マルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システム | |
| JPH0713791A (ja) | 二重化制御システムの等値化方法 | |
| JPS6027421B2 (ja) | マルチシステムの監視・制御方式 | |
| JPH0264845A (ja) | 主制御部多重化電子計算機 | |
| KR100301769B1 (ko) | 감시제어시스템의메모리장치 | |
| KR970004888B1 (ko) | 전전자 교환기의 이중화된 에스 시 에스 아이 어뎁터 동시 제어방법 | |
| JPH01267764A (ja) | 周辺制御装置 | |
| JPS58115520A (ja) | デ−タ処理装置におけるクロスコ−ル制御方式 | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPH04321126A (ja) | データ処理装置 | |
| JPS5920128B2 (ja) | 入出力制御装置 | |
| JPH02185136A (ja) | ワークステーションアドレス設定方法 | |
| JPS62211768A (ja) | 情報処理装置 | |
| JPS56162167A (en) | Switching system for dual computers |