JPH024192B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、メモリスイツチ制御方式に関し、特
に回線データを一時蓄積するデータバツフアメモ
リと該データバツフアメモリにアクセスするため
のアドレスを保持するアドレス制御メモリとによ
り、タイムスロツトの変換を行う１段の時間スイ
ツチを有する時分割交換機におけるスイツチング
制御方式に関するものである。

〔従来技術〕 第１図は、従来のスイツチ制御方式を示した図
である。伝送路としては、例えば1544Mb／ｓの
速度を持つ多重伝送路を使用し、加入者から送ら
れてくるデータ信号を蓄積するデータバツフアメ
モリとこのデータバツフアメモリ上の番地をアク
セスし、入多重伝送路上のデータ信号を出多重伝
送路の任意の時間位置にシフトするためのタイム
スロツト変換メモリをタイムスロツト対応に設け
てあり、タイムスロツト番号t_iで送られてくる端
末のＡのデータD_iとタイムスロツト番号t_jで送ら
れてくる端末Ｂのデータ信号D_jを変換する場合
を示している。第１図において、１１は入多重伝
送路、１２は出多重伝送路、１３は加入者から送
られてくるデータ信号を一定時間蓄積するデータ
バツフアメモリ、１４はタイムスロツトカウン
タ、１５はデータバツフアメモリ１３のタイムス
ロツト変換を行う保持メモリ、１６はタイムスロ
ツトカウンタ１４とタイムスロツト変換保持メモ
リ１５のいずれか一方の出力の選択を行うセレク
タである。なお、タイムスロツト変換保持メモリ
１５は、タイムスロツトカウンタ１４と同じクロ
ツク源によつて、順次周期的にアクセスされる。
１７は、スイツチングを行うための通話路スイツ
チである。

入多重伝送路１１および出多重伝送路１２上の
データ信号は、Ｎ個のタイムスロツトに時分割多
重されており、データバツフアメモリ１３の番地
は、このＮ個のタイムスロツト番号のそれぞれに
対応付けされている。データバツフアメモリ１３
に蓄積されている信号は、タイムスロツト変換保
持メモリ１５に記憶されている指定番地によつ
て、任意の時間に読出され、また書込み動作はタ
イムスロツトカウンタ１４の出力により周期的に
行われる。このため、データバツフアメモリ１３
の番地アクセス時間は、書込み時間と読出し時間
の２フエーズに分離されている。

次に、この従来例の動作を、第２図のタイムチ
ヤートを用いて説明する。第２図ａは入多重伝送
路、第２図ｂ，ｃはデータバツフアメモリ、第２
図ｄは出多重伝送路である。タイムスロツト変換
保持メモリ１５のt_i番地にt_j、t_j番地にt_iと書くこ
とによつて、入多重伝送路１１のデータ信号D_iは
データバツフアメモリのt_i番地に書込まれ、読出
しは、タイムスロツト番号t_jで行われて、出多重
伝送路１２に送出される。このの動作により、タ
イムスロツト番号t_iで送られてくる端末Ａの送出
信号D_iは、端末Ｂで受信される。一方、端末Ｂか
ら端末Ａへ送られる入多重伝送路１１上のデータ
信号D_jは、データバツフアメモリのt_j番地に書込
まれ、その読出しは、タイムスロツト番号t_iで行
われて、出多重伝送路１２へ送出され、端末Ａで
受信される。この一連の動作により、端末Ａと端
末Ｂとのデータ信号が交換される。

以上の動作は、１データ信号を送受するため
に、１データフレーム内で１タイムスロツトだけ
を使用した低速度の端末間で、通信を行う場合の
交換動作について説明したものであるが、１デー
タフレーム内で複数のタイムスロツトを使用した
高速度の端末間での交換動作についても、同様に
説明できる。

以上述べた従来方式においては、以下に述べる
三つの欠点がある。第１は、タイムスロツト交換
保持メモリ１５とデータバツフアメモリ１３を別
の機能ブロツクとすることによつて、周辺のイン
タフエース用ハードウエア、インタフエース線が
増加すること。第２は、入側の多重伝送路１１上
のタイムスロツト対応にタイムスロツト変換保持
メモリ１５、およびデータバツフアメモリ１３の
アドレス割付けが、行われているため、多重伝送
路上の全タイムスロツトの格納に必要なバツフア
メモリ量を常時用意する必要がある。即ち、この
バツフアメモリ１３は、同時接続数（呼対応）分
だけしか、実際には使うことができず、メモリが
有効利用されていないこと。

第３は、入多重伝送路１１上のデータ信号が、
全て回線交換用の信号とは限らず、パケツト交換
用の信号が混在し、呼設定時に、各端末が、回線
交換もしくは、パケツト交換を任意選択できる通
信形態に適合できないこと、である。

〔発明の目的〕

本発明の目的は、上記従来の欠点を解消し、通
話路メモリを効率的に利用でき、かつ、ハードウ
エア構成を簡単化でき、さらに、新しい通信形態
つまり回線交換もしくはパケツト交換を任意に選
択できる形態に適用できるようなメモリスイツチ
制御方式を提供することにある。

〔発明の概要〕

本発明のメモリスイツチ制御方式は、回線デー
タを一時蓄積するデータバツフアメモリと、該デ
ータバツフアメモリにアクセスするためのアドレ
スを保持するアドレス制御保持メモリとによりタ
イムスロツトの変換を行う１段時間スイツチを備
えた時分割交換機において、上記保持メモリと上
記バツフアメモリとを統合したバツフアメモリを
設け、該バツフアメモリをアドレス制御保持メモ
リ格納用エリアと回線データ格納用バツフアエリ
アとに分割し、上記アドレス制御保持メモリ格納
用エリアから読出された書込み制御用および読出
し制御用の情報内容により、回線データの書込み
と読出し制御を行うことに特徴がある。

〔発明の実施例〕

第３図は、本発明の基本原理を示す図である。

第３図において、３１は入多重伝送路１１上の
データ信号の位相に同期して動作するタイムスロ
ツトカウンタ、３２は出多重伝送路１２上のデー
タ信号の位相に同期して動作するタイムスロツト
カウンタ、３４は統一されたバツフア内でタイム
スロツトの変換が実現できる通話路スイツチ、３
３は通話路スイツチ３４からの読出し情報（入多
重伝送路１１上のデータの書込み制御用および出
多重伝送路１２上へのデータの読出し制御用）
と、上記タイムスロツトカウンタ３１，３２の指
示情報を切替えるためのセレクタ回路である。以
下、本発明における動作原理を、タイムスロツト
t_i←→t_jの変換を例にとり説明する。

先ず、書込み動作について説明する。入多重伝
送路上１１上のタイムスロツトt_iで運ばれるデー
タ信号D_iが、通話路スイツチ３４へ到着する直前
においては、入多重伝送路１１の位相に同期して
歩進されるタイムスロツトカウンタ３１は、t_i番
地を示しており、この情報がセレクタ３３により
選択されて通話路スイツチ３４がアクセスされ
る。通話路スイツチ３４は、入多重伝送路１１上
のデータの書込み制御用情報、出多重伝送路１２
へのデータの読出し制御用情報、および入多重伝
送路データD_i、D_jの格納用の３つのメモリエリア
３４Ａ，３４Ｂ，３４Ｃに分割されており、t_i番
地アクセス時には、書込み制御用情報αが、読み
出され、この情報αが、セレクタ３３で選択され
るように切替制御を行うことにより、通話路スイ
ツチ３４のα番地にタイムスロツトt_iで運ばれる
データD_iが格納される。

次に、読出し動作について説明する。出多重伝
送路１２のクロツク位相に同期して動作するタイ
ムスロツトカウンタ３２が、t_j番地を示し、セレ
クタ３３の切替えが、読出し制御用情報のアクセ
ス用に動作た時、通話路スイツチ３４のt_j番地の
読出し制御用情報αが読出される。この情報α
が、セレクタ３３で選択されるように、切替制御
を行うことにより、通話路スイツチ３４のα番地
に格納されている入多重伝送路のデータD_iが、出
多重伝送路１２上へ、タイムスロツトt_jを用いて
読出される。

以上の一連の動作により、t_i→t_jのタイムスロ
ツト変換が行われる。同様にして、t_j→t_iのタイ
ムスロツト変換を行うことができ、以上の一連の
動作によりt_i、t_jの双方向通信を可能にするため
の通話路制御を実現することができる。これらの
動作は、上述の説明からも明らかなように、容易
に片方向通信制御（t_i→t_jもしくは、t_j→t_iのタイ
ムスロツト変換の一方しか行わない場合）に適用
できる。

第４図に、通話路スイツチ３４の動作サイクル
の一例を示す。Ａサイクルは、タイムスロツトカ
ウンタ３１の示すカウンタ情報に基づいて書込み
制御用情報を読み出すサイクル、Ｃサイクルは、
この読み出し情報に基づいて、入多重伝送路デー
タ１１を通話路スイツチ３４内のデータバツフア
メモリ３４Ｂに書込むサイクル、Ｂサイクルはタ
イムスロツトカウンタ３２の示すカウンタ情報に
もとづいて、読出し制御用情報を読み出すサイク
ル、Ｄサイクルは、このＢサイクルで読み出され
た情報に基づいて出多重伝送路１２へ、通話路ス
イツチ３４内のデータバツフア部３４Ｂに格納さ
れているデータ信号を読み出すサイクル、Ｅサイ
クルはソフトサイクルであり、通話路制御用のオ
ーダを呼処理プログラムによつて、送出した時の
保持メモリ部（書込み・読出し制御用情報の格納
に用いる）に対する書込み用もしくは読み出し用
のサイクルである。

第５図は、本発明の原理を並列スイツチング方
式に適用したものである。入側多重伝送路１１の
速度が例えば128Mb／ｓであり、端末から送出
されるデータ信号が、８ビツト単位にオクテツト
多重されている場合を想定する。５１は、このオ
クテツト多重データを８データフレームに渡つて
64ビツト分を蓄積し、64ビツト並例データとし
て、直並列変換を行う回路であり、５２は逆に64
ビツト並列データをもとの直列のオクテツト多重
データに変換するための回路である。このように
64ビツト直並列変換を行うことによつて、
128Mb／ｓのオクテツト多重データは128/64
Mb／ｓ＝2Mb／ｓに速度が緩和され、通話路ス
イツチ３４内でタイムスロツト変換される。通話
路スイツチ３４が、第４図に示した動作サイクル
で動作を行う場合には、通話路スイツチ３４に使
用されるメモリのサイクルタイムは、 １／５×１／２（Mb／ｓ）＝100（nsec） となる。なお、通話路スイツチ３４で、読出し制
御用、書込み制御用の保持メモリ３４Ａ，３４Ｃ
の１アドレス毎の所要ビツト数は、多重伝送路上
の１データフレーム内のタイムスロツト数をｎと
すると２×〔〔log₂n〕〕（ビツト）、所要アドレス数
は、ｎワードとなる。ただし、〔〔 〕〕を次のよ
うに定義するものとする。

〔〔Ｇ〕〕△ ＝Ｇが整数の時は〔〔Ｇ〕〕＝Ｇ Ｇが整数でない時は〔〔Ｇ〕〕＝〔Ｇ＋１〕 （〔 〕は、ガウス記号を示す） 第６図に、本発明を集線用スイツチとして利用
する場合の通話路スイツチ内のアドレス割付け方
法の一実施例を示す。

第６図は、t₂←→t₄（双方向通信）、t₀←→t₂₄₈（双
方
向通信）、t₇←→t₁₀₂₂（双方向通信）、t₁→t₃（片方
向
通信）のタイムスロツト変換を行う場合について
のデータバツフアの割付け方法を示したものであ
る。この例では、多重伝送路上でのタイムスロツ
ト多重度（１データフレーム内でのタイムスロツ
ト数）が1024の時に老番から順番に使用エリアを
確保する場合を示している。

一方の書込み、読出し制御用エリア３４Ａ，３
４Ｃは、呼設定時にランダムに割付けられる。こ
のような通信のみが、ある時点で行われていると
すれば、この時点でのデータバツフア部３４Ｂの
t₀〜t₁₀₁₆番地に対応するエリアは、未使用の状態
となつており、（斜線で示す）、他の用途に有効利
用することができる。

以下に、データバツフアエリア３４Ｂの割当て
方法をさらに詳細に述べる。第７図ａは、第６図
に示したデータバツフアエリア３４Ｂを32バイト
（＝256ビツト）単位に分割し、256個のモジユー
ルを作る場合の管理テーブルの構成例を示したも
のである。各モジユール７１は、第６図における
バツフアエリア上の連続した４ブロツクから構成
される。また、第７図ｂに示すように、各モジユ
ール毎に、どのブロツクが現在使用中かを示す管
理テーブル７２を用意し、各モジユール内で１ブ
ロツク、２ブロツク、３ブロツク又は４ブロツク
だけ使用されている状態の時には、管理テーブル
内の左半分のコードをそれぞれ001、010、011、
100と設定して管理する。なお、１ブロツクも使
用されていない場合は000とコード化し、このバ
ツフアエリアは、後述するように、バツフアメモ
リ上で、他の用途に使用する。管理テーブルの右
半分は、バツフアエリアの割付け方法と１対１に
対応しており、使用中は“１”、未使用中は“０”
を格納する。第７図の例では、多重伝送路上に
1024タイムスロツトが存在し、各タイムスロツト
毎に64ビツト幅のバツフアエリアが割り付け可能
な場合を示しており、このバツフアエリアの64ビ
ツト単位の使用・未使用状況が管理テーブル内の
右側の部分に対応している。４タイムスロツト毎
に１モジユールを構成するため、管理テーブルは
256のエントリーアドレスをもつ。

第８図に、上述の管理テーブルを用いて、呼設
定時に空きバツフアエリアの探索要求が交換機制
御系から入力された時のバツフアエリアの割りつ
けアルゴリズムを示す。

交換機制御系から空きバツフアエリアの探索要
求が有るか否かを調べ、無ければ使用バツフアエ
リアの解放要求があるまで、何回も繰り返して要
求の有無を調べる（ステツプ81、87）。もし、バ
ツフアエリアの解放要求があれば、管理テーブル
７２のコードを−１だけ減算し、テーブル７２の
更新を行う（ステツプ88、(A)）。また、空きバツ
フアエリアの探索要求が有る場合、管理テーブル
７２のモジユールごとのコードがすべて“000”
であれば、任意のモジユール内の若番の番地のバ
ツフアエリアを割当てる（ステツプ82、89）。モ
ジユールごとのコードに“011”があるときには、
４ブロツク中、３ブロツクが使用されているの
で、残りの空きブロツクを割当てる（ステツプ
83、90）。モジユールごとコードに“010”がある
とき、あるいはモジユールごとのコードに“001”
があるときには、４ブロツク中の２ブロツクない
し１ブロツクのみが使用されているので、任意の
モジユール内での若番の未使用バツフアエリアを
割当てる（ステツプ84、85、91）。そして、割当
てが終了したならば、該当モジユールのコードを
＋１歩進して、使用・未使用状況テーブルの更新
を行う（ステツプ92）。

また、ステツプ82〜85でいずれもNOの場合に
は、全バツフア使用であるので、ビジー表示を行
う（ステツプ86）。

第９図は、本発明の他の実施例として、多重伝
送路上を回線交換用データと、パケツト交換用デ
ータとが、混在して多重化された場合の通話路ス
イツチの利用方法を示した図である。９１は制御
部であり、９２は主記憶部である。３４は、通話
路スイツチ部であり、パケツト交換用データバツ
フア部３４２と、回線交換用データバツフア部３
４１とから構成される。

前述の如く、回線交換用データバツフア部３４
１については、回線交換の同時接続数に必要なバ
ツフアエリア以外は、空いているため、このエリ
アをダイナミツクに、パケツト交換用バツフアエ
リア３４２として割り当てることが可能となる。
制御部９１上に、バツフアエリア割当てに関する
前述の管理テーブル７２をもち、この情報を利用
して、通話路スイツチ３４のバツフアエリアを有
効に活用することが可能となる。なお、通話路ス
イツチ３４内に蓄積されたパケツトデータのう
ち、一部は主記憶部９２ヘマツピングされ、パケ
ツト交換用バツフアエリア３４２が空いた時に、
再び通話路スイツチ３４の中に取り込まれ、制御
部９１によつて、パケツトデータ処理を行う方法
が、一例として考えられる。また、上述の空きバ
ツフアエリアに関しては、例えば、32バイト単位
に空き塞がり状態を管理することにより、主記憶
部９２内のプログラムを通話路スイツチ３４内ヘ
マツピングして、制御部９１により使用する方法
も可能である。

〔発明の効果〕

以上説明したように、本発明によれば、１段の
時間スイツチにおける保持メモリとバツフアメモ
リとを統合した通話路構成を実現することがで
き、ハードウエア構成が単純化され、LSI技術に
よる構成が容易となる。また、多重伝送路上をパ
ケツト交換用データ信号、回線交換用データ信号
が混在した場合においても、通話路メモリを効率
的に使用することが可能となり、新しい通信形態
への適用にも、経済的効果を発揮できる利点をも
つ。

【図面の簡単な説明】

第１図は、従来技術を用いたメモリスイツチ形
時分割変換用通話路の構成図、第２図は第１図の
タイムチヤート、第３図は本発明によるメモリス
イツチ形通話路の構成図であり、第４図は本発明
による通話路スイツチの動作サイクル・チヤー
ト、第５図は本発明を並列スイツチング方式に適
用した場合の構成図、第６図は通話路スイツチ内
のアドレス割付けの一実施例図、第７図は第６図
においてアドレス割付けを行う場合の管理テーブ
ルの構成例図、第８図は管理テーブルを使用して
空きバツフアエリアを割付ける際のアルゴリズム
のフローチヤート、第９図は本発明による通話路
スイツチを多重伝送路上に、回線交換用データと
パケツト交換用データとが混在して多重伝送され
た場合に適用した場合の交換機の実施例構成図で
ある。 １１：入多重伝送路、１２：出多重伝送路、１
３：データバツフアメモリ、１４：タイムスロツ
トカウンタ、１５：保持メモリ、１６：セレク
タ、７：通話路スイツチ、３１：タイムスロツト
カウント（入多重伝送路に同期）、３２：タイム
スロツトカウンタ（出多重伝送路に同期）、３
３：セレクタ、３４：統一バツフアによる通話路
スイツチ、５１：直並列交換回路、５２：並直列
変換回路、７１：通話路スイツチ内バツフアエリ
ア、７２：通話路バツフア管理テーブル、９１：
制御部、９２：主記憶部。

Claims (1)

【特許請求の範囲】
1. １ 回線データを一時蓄積するデータバツフアメ
   モリと、該データバツフアメモリにアクセスする
   ためのアドレスを保持するアドレス制御保持メモ
   リとによりタイムスロツトの変換を行う１段時間
   スイツチを備えた時分割変換機において、上記保
   持メモリと上記バツフアメモリとを統合したバツ
   フアメモリを設け、該バツフアメモリをアドレス
   制御保持メモリ格納用エリアと回線データ格納用
   バツフアエリアとに分割し、上記アドレス制御保
   持メモリ格納用エリアから読出された書込み制御
   用および読出し制御用の情報内容により、回線デ
   ータの書込みと読出し制御を行うことを特徴とす
   るメモリスイツチ制御方式。