JPH0247855A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0247855A JPH0247855A JP19921988A JP19921988A JPH0247855A JP H0247855 A JPH0247855 A JP H0247855A JP 19921988 A JP19921988 A JP 19921988A JP 19921988 A JP19921988 A JP 19921988A JP H0247855 A JPH0247855 A JP H0247855A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- circuits
- circuit
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000011347 resin Substances 0.000 claims abstract description 6
- 229920005989 resin Polymers 0.000 claims abstract description 6
- 238000012790 confirmation Methods 0.000 abstract description 2
- 230000003746 surface roughness Effects 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂モールド型半導体装置に関し、特に同一回
路を複数個有するマルチ回路構成の半導体装置に関する
。
路を複数個有するマルチ回路構成の半導体装置に関する
。
〔従来の技術］
従来、マルチ回路構成の半導体装置は、同一回路を複数
個直列状態にかつ一体的に樹脂モールドした構成とされ
、これを１個又は複数の回路を単位として切断すること
により、夫々１つの回路又は複数の回路を含む半導体装
置として構成されている。この場合、従来の半導体装置
では各回路に対応する目印等は設けてはおらず、そのパ
ッケージの切断長さ等によって回路構成を判断する構成
となっている。
個直列状態にかつ一体的に樹脂モールドした構成とされ
、これを１個又は複数の回路を単位として切断すること
により、夫々１つの回路又は複数の回路を含む半導体装
置として構成されている。この場合、従来の半導体装置
では各回路に対応する目印等は設けてはおらず、そのパ
ッケージの切断長さ等によって回路構成を判断する構成
となっている。
上述した従来のマルチ回路構成の半導体装置では、外観
上の特徴が存在しないため、１つの回路又は複数の回路
を単位として切断した後に、これらの切断した半導体装
置に対して捺印を行う等のために各半導体装置を見分け
ようとした場合、半導体装置の長さやリード数から判断
せざるを得す、判断に熟練を要する等極めて難しいもの
となっている。また、リードの位置を確認することも困
難である。
上の特徴が存在しないため、１つの回路又は複数の回路
を単位として切断した後に、これらの切断した半導体装
置に対して捺印を行う等のために各半導体装置を見分け
ようとした場合、半導体装置の長さやリード数から判断
せざるを得す、判断に熟練を要する等極めて難しいもの
となっている。また、リードの位置を確認することも困
難である。
本発明は一目で半導体装置の見分は及びリード位置の確
認を容易に行うことができる半導体装置を提供すること
を目的としている。
認を容易に行うことができる半導体装置を提供すること
を目的としている。
本発明の半導体装置は、同一の回路を複数個連続して１
つのモールド樹脂で一体的にパッケージを形成し、かつ
このパッケージを１つ又は複数個の回路を単位として切
断する半導体装置のパッケージに、各回路に対応する複
数個の目印を配列している。
つのモールド樹脂で一体的にパッケージを形成し、かつ
このパッケージを１つ又は複数個の回路を単位として切
断する半導体装置のパッケージに、各回路に対応する複
数個の目印を配列している。
〔作用］
上述した構成では、パッケージを切断したときにも、各
回路に対応する目印がパッケージ面で確認でき、切断し
た半導体装置に含まれる回路数を確認して半導体装置の
見分は及びリードの確認を容易に行うことが可能となる
。
回路に対応する目印がパッケージ面で確認でき、切断し
た半導体装置に含まれる回路数を確認して半導体装置の
見分は及びリードの確認を容易に行うことが可能となる
。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例を示しており、第１図（ａ）
は平面図、第１図（ｂ）はその側面図である。この半導
体装置は、６個の同一回路を直列配置して一体的に樹脂
モールドしたパッケージ１を有しており、パッケージ１
の側面からは各回路に対応する夫々複数本のリード２を
突出した構成としている。この例では、図示破線の位置
でパッケージ１を切断することにより、最大で６個の半
導体装置を得ることができる。そして、このパッケージ
１の上面には、１つの回路に対応する位置に、目印３を
形成している。この目印３は、ここではパッケージ１の
上面一部を凹設して他の面と区別できるように構成して
いる。
は平面図、第１図（ｂ）はその側面図である。この半導
体装置は、６個の同一回路を直列配置して一体的に樹脂
モールドしたパッケージ１を有しており、パッケージ１
の側面からは各回路に対応する夫々複数本のリード２を
突出した構成としている。この例では、図示破線の位置
でパッケージ１を切断することにより、最大で６個の半
導体装置を得ることができる。そして、このパッケージ
１の上面には、１つの回路に対応する位置に、目印３を
形成している。この目印３は、ここではパッケージ１の
上面一部を凹設して他の面と区別できるように構成して
いる。
なお、この目印３は、パッケージ１の上面と面一に形成
した上で、目印３の部分の表面荒さを他の部分と相違さ
せることによっても構成できる。
した上で、目印３の部分の表面荒さを他の部分と相違さ
せることによっても構成できる。
例えば、パッケージ１の表面全体を鏡面仕上げとし、目
印３の表面を粗に形成すればよい。勿論、逆の表面状態
としてもよい。
印３の表面を粗に形成すればよい。勿論、逆の表面状態
としてもよい。
この構成によれば、例えば１つの回路を単位にしてパッ
ケージ１を切断したときには、第２図（ａ）のように、
半導体装置１１のパッケージ上面に１つの目印３が存在
される。また、２つの回路を単位にしてパッケージ１を
切断したときには、第２図（ｂ）のように、半導体装１
１２のパッケージ上面に２つの目印が存在される。した
がって、切断された後の半導体装置に対して、この目印
３の個数を確認することにより、その半導体装置に含ま
れる回路数を直ちに確認することができ、半導体装置の
種類の判断を迅速に実行できる。
ケージ１を切断したときには、第２図（ａ）のように、
半導体装置１１のパッケージ上面に１つの目印３が存在
される。また、２つの回路を単位にしてパッケージ１を
切断したときには、第２図（ｂ）のように、半導体装１
１２のパッケージ上面に２つの目印が存在される。した
がって、切断された後の半導体装置に対して、この目印
３の個数を確認することにより、その半導体装置に含ま
れる回路数を直ちに確認することができ、半導体装置の
種類の判断を迅速に実行できる。
また、目印３の位置により複数本のリード２の位置を確
認することも可能となる。
認することも可能となる。
なお、目印３を利用して半導体装置の見分けやそのリー
ド位置の確認を行うためには、目印３は１つの回路を含
む半導体装置のパッケージの１７４以下の寸法で形成す
ることが好ましい。また、目印３はパッケージの裏面側
に設けてもよい。
ド位置の確認を行うためには、目印３は１つの回路を含
む半導体装置のパッケージの１７４以下の寸法で形成す
ることが好ましい。また、目印３はパッケージの裏面側
に設けてもよい。
以上説明したように本発明は、半導体装置のパッケージ
に、各回路に対応する複数個の目印を配列しているので
、パッケージを切断したときにも、各回路に対応する目
印をパッケージ面で確認することができ、切断した半導
体装置に含まれる回路数を確認して半導体装置の見分は
及びリード位置の確認を容易に行うことができる効果が
ある。
に、各回路に対応する複数個の目印を配列しているので
、パッケージを切断したときにも、各回路に対応する目
印をパッケージ面で確認することができ、切断した半導
体装置に含まれる回路数を確認して半導体装置の見分は
及びリード位置の確認を容易に行うことができる効果が
ある。
第１図は本発明の一実施例を示しており、第１図（ａ）
は平面図、第１図（ｂ）は側面図、第２図（ａ）は１つ
の回路の単位で切断した半導体装置の平面図、第２図（
ｂ）は２つの回路の単位で切断した半導体装置の平面図
である。 １・・・パッケージ、２・・・リード、３・・・目印、
１１゜１２・・・半導体装置。 区 Ｃす 綜
は平面図、第１図（ｂ）は側面図、第２図（ａ）は１つ
の回路の単位で切断した半導体装置の平面図、第２図（
ｂ）は２つの回路の単位で切断した半導体装置の平面図
である。 １・・・パッケージ、２・・・リード、３・・・目印、
１１゜１２・・・半導体装置。 区 Ｃす 綜
Claims (1)
- １、同一の回路を複数個連続して１つのモールド樹脂で
一体的にパッケージを形成し、かつこのパッケージを１
つ又は複数個の回路を単位として切断する半導体装置に
おいて、前記パッケージには各回路に対応する複数個の
目印を配列したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19921988A JPH0247855A (ja) | 1988-08-10 | 1988-08-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19921988A JPH0247855A (ja) | 1988-08-10 | 1988-08-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247855A true JPH0247855A (ja) | 1990-02-16 |
Family
ID=16404121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19921988A Pending JPH0247855A (ja) | 1988-08-10 | 1988-08-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247855A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5337216A (en) * | 1992-05-18 | 1994-08-09 | Square D Company | Multichip semiconductor small outline integrated circuit package structure |
| US7199306B2 (en) | 1994-12-05 | 2007-04-03 | Freescale Semiconductor, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
-
1988
- 1988-08-10 JP JP19921988A patent/JPH0247855A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5337216A (en) * | 1992-05-18 | 1994-08-09 | Square D Company | Multichip semiconductor small outline integrated circuit package structure |
| US7199306B2 (en) | 1994-12-05 | 2007-04-03 | Freescale Semiconductor, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
| US7397001B2 (en) | 1994-12-05 | 2008-07-08 | Freescale Semiconductor, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3954175A (en) | Adjustable integrated circuit carrier | |
| JPH0247855A (ja) | 半導体装置 | |
| JPH0265149A (ja) | 半導体装置 | |
| JP2993583B2 (ja) | 樹脂封止型半導体装置 | |
| KR940004147B1 (ko) | Tab형 반도체 패키지 | |
| JP3551628B2 (ja) | リードフレーム用バックシート | |
| JPS6334960A (ja) | 半導体装置用サ−デイツプ型パツケ−ジ | |
| JP2990455B2 (ja) | 集積回路装置とその製造方法及び製造装置及び梱包ケース | |
| KR100224708B1 (ko) | 조립된 칩의 웨이퍼 상의 위치 확인방법 | |
| JPH06120298A (ja) | 半導体パッケージ | |
| KR950005455B1 (ko) | 반도체 패키지 | |
| KR900012334A (ko) | 두개의 반도체층 사이에 삽입된 절연체를 갖는 반도체장치의 제조방법 | |
| JPH0472654A (ja) | 集積回路用パッケージ | |
| JPS63185046A (ja) | 半導体集積回路用パツケ−ジ | |
| JP3399007B2 (ja) | 半導体装置及びその搬送方法 | |
| JPH03101145A (ja) | 半導体ウエハの製造方法 | |
| JPS63152162A (ja) | 半導体装置 | |
| JPH0715142Y2 (ja) | 集積回路装置 | |
| JPH01129426A (ja) | 樹脂パッケージング装置 | |
| IT1230934B (it) | Procedimento di apertura contatti micrometrici in dispositivi elettronici a semiconduttore. | |
| JPS6362368A (ja) | 集積回路装置 | |
| JPH05327293A (ja) | チップの実装精度確認用ランド | |
| JPS63271915A (ja) | 半導体チツプ | |
| JPH0312956A (ja) | Ｓｏｐ型リードフレーム | |
| JPS6286737A (ja) | フエイスダウンボンデイング用基板 |