JPH0254318A - クロック信号停止検知回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理を行う装置に使用するクロック信号に
関し、４？にクロック信号が、停止したことを検知する
回路に関する。

（従来の技術） 従来この種の装置ではクロック信号の故障等によるクロ
ック信号の停止を検知する手段を備えていない。また、
クロック信号を他の制御手段により停止する場合は、停
止したことを示す制御信号を出力するように構成されて
いる。

（発明が屏決しようとする課題） したがって、情報処理に使用する装置では前者のクロッ
ク停止を検知する手段を有して込ない場合には、クロッ
ク償号線等の故障でクロック信号が停止したとき、その
障害内容が広範囲に及び障害箇所の限定に多大な時間を
要するという欠点がある。

ｔた。後者のクロック信号を他の制御手段によ〕停止す
る場合には停止したことを示す制御信号が必要になると
ｂう欠点がある。

本発明の目的は上記欠点を除去するとともに同一クロッ
ク信号線に異なる周期のクロックが時分割で入力した場
合、特定のクロック以外のクロックに対し工はそのクロ
ックが正常時でもクロック停止と判断するクロック信号
停止検知回路を提供することにある。

（課題を屏決するための手段） 前記目的を達成するために本発明によるクロック信号停
止検知回路は規則的に論理０．１を繰夛返すクロック信
号（１）を入力とし、このり京ツク信号（１）のパルス
幅を７時間に設定するパルス幅設定回路と、前記パルス
幅設定回路から出力されるクロック信号（２）を入力と
し、このクロック信号（２）を（２ｎ＋／り　　７時間
遅延させる遅延回路とクロック端子が前記遅延回路出力
に。

データ端子が前記パルス幅設定回路出力にそれぞれ接続
された第１のフリップフロップと、クロック端子が前記
遅延回路のコンプリメント出力に、データ端子が前記パ
ルス幅設定回路出力にそれぞれ接続された第２のフリッ
プフロップと、前記第１のフリップフロップ出力と第２
のフリップフロップのコンプリメント出力とを入力し、
双方をアンドするアンド回路とから構成しである。

（実　施倒） 以下１図面を参照して本発明をさらに詳しく説明する。

第１図は本発明によるクロック信号停止検知回路の一実
施例を示すブロック図である。

第２図〜第５図は第１因の動作を説明するためのタイミ
ングチャートである。

説明の容易化のため、クロック信号１０周期を異体的に
定めて説明する。

クロック信号１としてクロック信号の停止を検知したい
周期２ｉのクロック信号が入力されるものとする。

パルス幅設定回路３はこの周期２τのクロックのパルス
幅をτに設定する。パルス幅がτに設定済のクロック信
号２は遅延回路４．第１のフリップフロップ（以下ｒＦ
／ＦＪとｂう）５および第２のＦ／Ｆ６の７−タ入力１
子に導びかれる。

遅延回路４はクロック信号２全５／２τ（（２ｎ＋一）
τのｎ　！　１とした）だけ遅延させる。

遅延された遅延クロックのスルー信号は第１のＦ／Ｆ５
のクロック端子に、コンプリメント信号は第２のＦ’／
Ｆ６のクロック端子にそれぞれ導びかれる。

第２図において、遅延回路４の出力波形の矢印は第１の
Ｆ’／Ｆ５と第２のＦ／Ｆ６が動作するタイミングを示
している。

１ｇ２図から明らかなように第１のＦ／Ｆ５はデータ端
子に入力されるクロック信号２が論理“１″のときのみ
動作する。同様に第２０Ｆ／Ｆ６はデータ端子に入力さ
れるクロック信号２が論理′″０”のときのみ動作する
。

第１のＦ／Ｆ５に入力クロック信号ｌが論理＠Ｏｎレベ
ルに傾いて故障したことを検知する丸めのものであ夛、
この状態の動作タイミングＦｉ第３図に示しである。

第２のＰ／Ｆ６は入力クロック信号１が論理′″１”レ
ベルに傾いて故障したことを検知するためのものであり
、この状態の動作タイミングは第４図に示しである。

第１のＦ／Ｆ５のスルー出力と第２のＦ／Ｆ６のコンプ
リメント出力はともに入力クロック信号１が正常な場合
、論理１１”となυ、アンド回路７の出力も論理″′１
″となる。

一方、入力クロック信号が停止した場合、第１、第２０
Ｆ／Ｆ５，６にはクロック信号が入力しないのでアンド
回路７の出力が論理″′０”レベルになシ、入カクロツ
ク信号２の停止が判別できる。

次に特定の入力クロック以外のクロック信号に関してク
ロック停止と判断する場合について説明する。

パルス幅Ｔのクロック信号については上述の説明で明ら
かなように真常な場合停止を検知できる。

ここで、パルス幅が十分広いクロック信号が入力する場
合を想定する。第５図において、クロック信号１が上記
幅の十分広いクロックに和尚する。クロック信号２はパ
ルス幅設定回路３でパルス幅τに設定された結果のクロ
ック信号である。

第５図から明らかなよう−こ第１のＦ／Ｆ５の出力信号
は論理”０”レベルであるのでクロック信号１が正常な
場合においてもクロック信号１が停止と判定できる。

（発明の効果） 以上、説明したように本発明は入力クロック信号に対し
パルス幅設定を行い、遅延回路４で（２ｎ十Σ）τ、（
ｎは１以上の整数）遅延させ、遅延させたクロック信号
とそのコンプリメント信号でパルス幅設定後のクロック
信号をデータとしてそれぞれ２つのＦ／Ｆにセットする
ことにより、設定されたパルス幅の倍の周期のクロック
信号Ｉこ関してはクロック信号異常時、異常であること
を直ちに判別する。まな、他の制御手段によりクロック
信号を停止させた場合にお論ても、これを判別するので
クロック停止を通知する制御信号を必要としないと〃う
効果がある。

パルス幅が十分広いクロック信号に関しては、正常状態
でもクロック停止と判断できるという効果がある。

なお、上記で正常状態でクロック停止を検知しない状態
を実現する番こは上述のパルス幅設定回路を削除すれば
良いことは容易に類推できる。

【図面の簡単な説明】

第１図は本発明によるクロック信号停止検知回路の一実
施例を示すブロック図、第２〜第５図は第１図の動作タ
イミングを示す囮で、第２図は入力クロック信号が正常
な場合、第３因は入力クロック信号が１０′″レベルで
故障した場合、第４図は入力クロック信号や一１″レベ
ルで故障した場合、第５１は十分パルス幅が広い入力信
号が入力された場合をそれぞれ示している。 １．３用りロック信号 ２・・・パルス幅設定回路 ４・・・遅延回路 ５・・・第１のフリップフロップ（Ｆ／Ｆ　）６・・・
第２の７リツプフロツプ（Ｆ／Ｆ）７・・・アンド回路 ２１図

Claims (1)

【特許請求の範囲】
1. 規則的に論理０、１を繰り返すクロック信号（１）を入
   力とし、このクロック信号（１）のパルス幅をτ時間に
   設定するパルス幅設定回路と、前記パルス幅設定回路か
   ら出力されるクロック信号（２）を入力とし、このクロ
   ック信号（２）を（２ｎ＋１／２）τ時間遅延させる遅
   延回路とクロツク端子が前記遅延回路出力に、データ端
   子が前記パルス幅設定回路出力にそれぞれ接続された第
   １のフリップフロップと、クロック端子が前記遅延回路
   のコンプリメント出力に、データ端子が前記パルス幅設
   定回路出力にそれぞれ接続された第２のフリップフロッ
   プと、前記第１のフリップフロップ出力と第２のフリッ
   プフロップのコンプリメント出力とを入力し、双方をア
   ンドするアンド回路とから構成したことを特徴とするク
   ロック信号停止検知回路。