JPH0256655A - メモリの誤り検出方式 - Google Patents
メモリの誤り検出方式Info
- Publication number
- JPH0256655A JPH0256655A JP63209051A JP20905188A JPH0256655A JP H0256655 A JPH0256655 A JP H0256655A JP 63209051 A JP63209051 A JP 63209051A JP 20905188 A JP20905188 A JP 20905188A JP H0256655 A JPH0256655 A JP H0256655A
- Authority
- JP
- Japan
- Prior art keywords
- error detection
- cpu
- memory
- detection processing
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 30
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセサシステムに関シ、特にそのメ
モリ誤り検出方式に関する。
モリ誤り検出方式に関する。
（従来の技術）
従来、マイクロプロセサシステムにおけるメモリの誤り
検出方式は、第５図に示すようなフローに従って実行さ
れていた。ここで、メモリマツプは第６図に示すように
構成されていた。
検出方式は、第５図に示すようなフローに従って実行さ
れていた。ここで、メモリマツプは第６図に示すように
構成されていた。
第５図および第６図において、メモリ誤り検出を行なう
場合には初期処理の一機能としてＲＯＭの垂直パリティ
チエツクまたはＣＲＣチエツクを実現し、リアルタイム
でのＲＯＭの水平パリティチエツクはハードウェアによ
って実現していた。
場合には初期処理の一機能としてＲＯＭの垂直パリティ
チエツクまたはＣＲＣチエツクを実現し、リアルタイム
でのＲＯＭの水平パリティチエツクはハードウェアによ
って実現していた。
ココで、ＲＯＭのＣＲＣチエツクまたは垂直パリティを
検出しているシステムにおいては、最上位アドレスにＣ
ＲＣまたは垂直パリティが書込まれていた。また、メモ
リマツプ上にもシステムで使用されていない領域が存在
する。
検出しているシステムにおいては、最上位アドレスにＣ
ＲＣまたは垂直パリティが書込まれていた。また、メモ
リマツプ上にもシステムで使用されていない領域が存在
する。
（発明が解決しようとする課題）
上述した従来のメモリの誤り検出方式は、初期処理のみ
でメモリの誤り検出処理を実行しているので、運用中に
メモリが破壊した場合には誤りを検出できないという欠
点がある。
でメモリの誤り検出処理を実行しているので、運用中に
メモリが破壊した場合には誤りを検出できないという欠
点がある。
また、メモリの誤り検出をハードウェアで実現する場合
には特別の検出回路が必要となっているので、ハードウ
ェア規模が大きいという欠点がある。
には特別の検出回路が必要となっているので、ハードウ
ェア規模が大きいという欠点がある。
本発明の目的は、ＣＰＵの空き時間にメモリ誤り検出処
理を実行することによ妙上記欠点を除去し、小規模のハ
ードウェアで確実に誤りを検出できるように構成したメ
モリ誤り検出方式を提供するととくある。
理を実行することによ妙上記欠点を除去し、小規模のハ
ードウェアで確実に誤りを検出できるように構成したメ
モリ誤り検出方式を提供するととくある。
（探題を解決するための手段）
本発明によるメモリの誤り検出方式は、ＲＯＭと、ＣＰ
Ｕと、Ｉ１０ポートとを具備して構成したものである。
Ｕと、Ｉ１０ポートとを具備して構成したものである。
ＲＯＭは、誤９制御用データおよびプログラムを格納す
るためのものである。
るためのものである。
ＣＰＵは、ＲＯＭの内容を読出して誤り検出処理を実行
する丸めのものである。
する丸めのものである。
Ｉ／Ｏポートは、誤り検出処理の結果を外部へ通知する
ためのものである。
ためのものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明によるメモリの誤り検出方式の一実施
例を示すブロック図である。第１図におｈて、１はＣＰ
Ｕ、２はＲＯＭ、３はＲＡＭ、 ４はＩ１０ポートであ
る。
例を示すブロック図である。第１図におｈて、１はＣＰ
Ｕ、２はＲＯＭ、３はＲＡＭ、 ４はＩ１０ポートであ
る。
ＲＯＭ２のメモリマツプは、第２図に示すように構成さ
れている。
れている。
ＣＰＵＩは、第８図のフローチャートに従ってマイクロ
フードにより処理を実行する。
フードにより処理を実行する。
＠２図の誤り制御用データ格納領域には、プログラムエ
リアの水平パリティピットが１ビツトずつ記憶されてい
る。
リアの水平パリティピットが１ビツトずつ記憶されてい
る。
第８図のメモリ誤り検出処理において、ＣＰＵ１はプロ
グラムエリアへ各バイトごとのパリティを求め、誤り制
御用データ格納領域におけるパリティピットと照合して
メモリの異常を検出する。
グラムエリアへ各バイトごとのパリティを求め、誤り制
御用データ格納領域におけるパリティピットと照合して
メモリの異常を検出する。
第４図は、メモリ誤り検出処理の詳細を示すフローチャ
ートである。メモリの誤り検出は、第４図のフローチャ
ートに従って実行される。
ートである。メモリの誤り検出は、第４図のフローチャ
ートに従って実行される。
（発明の効果）
以上説明したように本発明は、ＣＰＵの空き時間にメそ
り誤り検出処理を実行することにより、ＣＰＵによりＲ
ＯＭに書込まれているデータを読出し、誤り検出処理を
実行し、誤り検出処理の結果をＩ／Ｏポートを介してマ
イクロプロセサシステムの外部へ通知することかできる
ので、ハードウェア規模を増大することがないという効
果がある。
り誤り検出処理を実行することにより、ＣＰＵによりＲ
ＯＭに書込まれているデータを読出し、誤り検出処理を
実行し、誤り検出処理の結果をＩ／Ｏポートを介してマ
イクロプロセサシステムの外部へ通知することかできる
ので、ハードウェア規模を増大することがないという効
果がある。
また、リアルタイムでメモリの誤りを検出することが可
能となるため、システムの信幀性、を向上させゐことが
できるという効果があふ。
能となるため、システムの信幀性、を向上させゐことが
できるという効果があふ。
第１図は、本発明によるメモリの誤り検出方式の一実施
例を示すブロック図である。 ｔａ２図は、第１図のＲＯＭのメモリマツプ図である。 第８図は、第１図のＣＰＵの処理を示すフローチャート
である。 第４図は、第１図のメモリ誤り検出処理の詳細を示すフ
ローチャートである。 第５図は、従来技術によるメモリ誤り検出処理の一例を
示すフローチャートである。 ｗ４６図は、従来のシステムにおけ為ＲＯＭのメモリマ
ツプ図である。 １・・・ＣＰＵ ２・・・ＲＯＭ ３ ・ ・ ・ ＲＡＭ ４・・・Ｉ１０ポート
例を示すブロック図である。 ｔａ２図は、第１図のＲＯＭのメモリマツプ図である。 第８図は、第１図のＣＰＵの処理を示すフローチャート
である。 第４図は、第１図のメモリ誤り検出処理の詳細を示すフ
ローチャートである。 第５図は、従来技術によるメモリ誤り検出処理の一例を
示すフローチャートである。 ｗ４６図は、従来のシステムにおけ為ＲＯＭのメモリマ
ツプ図である。 １・・・ＣＰＵ ２・・・ＲＯＭ ３ ・ ・ ・ ＲＡＭ ４・・・Ｉ１０ポート
Claims (1)
- 誤り制御用データおよびプログラムを格納するためのＲ
ＯＭと、前記ＲＯＭの内容を読出して誤り検出処理を実
行するためのＣＰＵと、前記誤り検出処理の結果を外部
へ通知するためのＩ／Ｏポートとを具備して構成したこ
とを特徴とするメモリの誤り検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209051A JPH0256655A (ja) | 1988-08-23 | 1988-08-23 | メモリの誤り検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209051A JPH0256655A (ja) | 1988-08-23 | 1988-08-23 | メモリの誤り検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0256655A true JPH0256655A (ja) | 1990-02-26 |
Family
ID=16566440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63209051A Pending JPH0256655A (ja) | 1988-08-23 | 1988-08-23 | メモリの誤り検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0256655A (ja) |
-
1988
- 1988-08-23 JP JP63209051A patent/JPH0256655A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156357A (ja) | プログラム破壊防止方法 | |
| JPH0256655A (ja) | メモリの誤り検出方式 | |
| JPH04241642A (ja) | マイクロコンピュータの暴走検出方式 | |
| JPS609301B2 (ja) | 停電中のメモリ内容破壊検査方式 | |
| JPH09198258A (ja) | タスクスタックオーバーフロー検出回路 | |
| JPS59148954A (ja) | 制御記憶パトロ−ル方式 | |
| JPS59158425A (ja) | 入出力機器の制御方式 | |
| JP2978658B2 (ja) | プログラム開発支援装置 | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JP3211285B2 (ja) | 生産設備 | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JPH02171939A (ja) | プログラム異常検出方法 | |
| JPH03119441A (ja) | アカウントタイマ異常検出方式 | |
| JP2002215336A5 (ja) | ||
| JPH05158804A (ja) | Ｒａｍチェック方法 | |
| JPH05274223A (ja) | キャッシュメモリ | |
| JPS63285656A (ja) | メモリ異常検出方法 | |
| JPH0665941U (ja) | プログラム動作装置 | |
| JPS63228232A (ja) | プログラムの異常検出方式 | |
| JPS63178357A (ja) | 計算機システムのシステム立ち上げ方式 | |
| JPH10207781A (ja) | 不揮発性メモリのデータ書き込み／読み出し方法及びメモリ制御装置 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPS61112251A (ja) | 暴走検出方式 | |
| JPS61208136A (ja) | 再試行処理方式 | |
| JPH01147728A (ja) | パリテイｒｏｍ作成支援システム |