JPH0261173B2 - - Google Patents
Info
- Publication number
- JPH0261173B2 JPH0261173B2 JP60128669A JP12866985A JPH0261173B2 JP H0261173 B2 JPH0261173 B2 JP H0261173B2 JP 60128669 A JP60128669 A JP 60128669A JP 12866985 A JP12866985 A JP 12866985A JP H0261173 B2 JPH0261173 B2 JP H0261173B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- group
- transistor
- current
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 19
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 19
- 230000035945 sensitivity Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
〈技術分野〉
この発明は電流増幅回路に関し、例えばカメラ
のシヤツタ制御信号を形成する際、フイルム感度
に対応して予め利得を調整して電流増幅を施こす
回路のようにデジタル的に利得を可変し得る電流
増幅回路に関する。 〈発明の概要〉 カメラに装着されるフイルムは感度が等比数列
的な設定となつているため、フイルム感度設定に
広いダイナミツクレンジが必要になるが、この発
明は、例えば受光素子から与えられる光電変換出
力電流とこの出力電流を積分して露光時間を設定
する積分回路との間に挿入される電流増幅回路に
ついて、デジタル的な信号で利得を可変すること
ができるスイツチング素子子を備えた可変利得機
能を具備し、広いダイナミツクレンジに対応し得
る電流増幅回路を提供する。 〈従来の技術〉 近年、カメラのフイルム感度情報もフイルムパ
ネローネに導電体を用いてデジタル情報として印
刷し、これをカメラ側で読み取つて自動的に制御
する方式などが提案され、フイルム感度もデジタ
ル的に制御する必要が生じている。従来のこのよ
うなデジタル処理の要望に対しては、シヤツタの
比較電圧Ｄ−Ａ変換的な手法で作り出し、これを
シヤツタ駆動回路に与えることによつて行われて
いる。 〈発明が解決しようとする問題点〉 フイルム感度情報は一般に等比数列的な設定方
式が採られており、そのため通常の重み加算的な
手法は使えず、また比較電圧発生法ではフイルム
感度情報を電圧として扱うためダイナミツクレン
ジ、即ち低感度と高感度の比を作り難い等の欠点
があつた。 〈問題点を解決するための手段〉 上記従来の欠点を除去するため、ベースが共通
接続され、コレクタにダイオードが接続された複
数（ｎ＋ｍ）個のトランジスタを設け、各トラン
ジスタのコレクタにダイオード側に電流を流すか
否かを制御するスイツチング素子を接続し、スイ
ツチング素子の導通をデジタル的な利得制御信号
に基いて制御することにより、上記複数のトラン
ジスタを入力側（ｍ個）及び出力側（ｎ個）に分
割して導出された端子から、所望の電流増幅がな
された出力信号を得る電流増幅回路である。 〈作用〉 複数設けられた各トランジスタに流れる電流を
制御することによつて、電流増幅率をデジタル的
に広いダイナミツクレンジに渡つて制御すること
ができる。 〈実施例〉 カメラのシヤツタ制御回路に用いられる電流増
幅回路を挙げて説明する。尚この種の回路は、入
射光量に応じた光電変換出力電流を取り出すため
の受光素子とこの受光素子出力に基いてシヤツタ
動作の制御信号を発生させる積分回路との間に挿
入される。 トランジスタは任意の個数接続して構成すると
ができるが、本実施例では入力側に２個及び出力
側に３個のPNPトランジスタを用いた回路を挙
げて説明する。 入力側を構成する第１群のPNPトランジスタ
Q1及びQ2は、トランジスタQ2のエミツタ面積が
トランジスタQ1の例えば７倍に設計され、エミ
ツタは共に電源Vccに接続されている。トランジ
スタQ1及びQ2のコレクタは夫々ダイオードD1，
D2を介して共通に入力端子１に接続されている。
入力端子１にはホトトランジスタPTで受光され
た入射光線の光電変換出力電流Iiが与えられる。
上記トランジスタQ1及びQ2のダイオードD1，D2
を介して共通接続されたノードＡにはトランジス
タQ6のベースが接続され、該トランジスタQ6の
エミツタは、トランジスタQ1及びQ2のベースを
共通に接続したノードＢに接続され、コレクタは
接地されている。 一方出力側を構成する第２群PNPトランジス
タQ3，Q4及びQ5は、トランジスタQ3がエミツタ
面積をトランジスタQ1の２倍に、他のトランジ
スタQ4及びQ5はトランジスタQ1と同じエミツタ
面積に設計され、各トランジスタのエミツタは共
通に電源Vccに接続され、またベースは共通に接
続されて上記ノードＢに接続され、上記第１群ト
ランジスタとによつてカレントミラ構成を採る。
上記第２群トランジスタQ3，Q4，Q5のコレクタ
は夫々ダイオードD3，D4，D5を介して共通に接
続され、出力端子２として導出される。 ここで上記第１群及び第２群トランジスタQ1
〜Q5の内夫々１個のトランジスタQ1，Q5を残し
てトランジスタQ2及び第２群内のトランジスタ
Q3，Q4に対して、コレクタ電流をパイパスする
スイツチング素子S1，S2，S3が第３群トランジス
タとして接続されている。即ちトランジスタQ2
のコレクタにNPNトランジスタS1のコレクタが
接続され、同様にトランジスタQ3，Q4のコレク
タにNPNトランジスタS2，S3のコレクタが接続
され、各トランジスタのエミツタは接地されてい
る。上記トランジスタS1，S2，S3のベースは利得
制御のためのデジタル信号入力端子３，４，５と
なる。該入力端子３，４，５は例えばパトローネ
に印刷された導電体に接触するか否かによつて入
力信号が選択的に与えられる。 尚上記出力端子２は積分用コンデンサＣ及びト
リガスイツチSWが接続された経路を介して比較
器６の一方の端子に接続され、上記電流増幅回路
の出力と該比較器６の他方の入力端子に与えられ
た比較のための基準電圧７と比較され、シヤツタ
制御用マグネツトの駆動信号８が形成される。 次に電流増幅回路の動作を説明する。 まずホトトランジスタPTによる入力電流をIi
としたときの第２群トランジスタQ3，Q4，Q5の
出力を考える。 端子３からの利得制御信号によつてトランジス
タS1がオンしているとすると、ダイオードD2は
カツトオフ状態にあり、入力電流Iiは、トランジ
スタQ1のコレクタからダイオードD1を通じて流
れる電流とトランジスタQ6のベース電流の和に
なる。処でトランジスタQ6によつて帰還がかけ
られているため、トランジスタQ6のベース電流
分が過大の場合にはトランジスタQ6のエミツタ
が第１群及び第２群トランジスタQ1〜Q5のベー
スに対してホロワ回路をなしてトランジスタQ1
の電流を増加させ、結局トランジスタQ1のコレ
クタ電流Iclは次式のようになる。 IC1＋IB6＝Ii IB6×hFE6＝12＋Ii／hFE1 ただしIB6はトランジスタQ6のベース電流、
hFE1，hFE6はトランジスタQ1，Q6の各増幅率を示
す。 上式において各hFEが充分高く設計されている
とすると、コレクタ電流Ic1は入力電流Iiにほぼ等
しくなる。 一方利得制御信号によつてトランジスタS1がオ
フにあるとすると、入力電流IiはトランジスタQ1
のコレクタ電流Ic1，トランジスタQ2のコレクタ
電流Ic2及びトランジスタQ6のベース電流IB6の和
になる。尚上記動作と同様にトランジスタQ6の
ベース電流はほぼ無視することができる。またト
ランジスタQ1とQ2のコレクタ電流Ic1，Ic2は、両
トランジスタのベース・エミツタ間電圧が等しい
ためエミツタ面積の比に等しい比率となり、従つ
てコレクタ電流Ic1はIc1＝１／8Iiとなる。このと
き第２群トランジスタQ3〜Q5の各コレクタ電流
は、Ic3＝２／8Ii，Ic4＝Ic5＝１／8Iiとなる。 従つて第２群トランジスタに接続されたスイツ
チング素子であるトランジスタS2及びS3が共にオ
ンしている状態では、出力端子２における出力電
流IoはトランジスタQ5のコレクタ電流Ic5だけと
なる。 Io＝Ic5 またトランジスタQ2のみオンのときは、 Io＝Ic5＋Ic4 トランジスタQ2及びQ3共にオンのときは、 Io＝Ic5＋Ic4＋Ic3となる。 即ち第３群のトランジスタS1〜S3のオン・オフ
状態によつて次表に示す如くIo／Iiの比をデジタ
ル的に制御することができる。
のシヤツタ制御信号を形成する際、フイルム感度
に対応して予め利得を調整して電流増幅を施こす
回路のようにデジタル的に利得を可変し得る電流
増幅回路に関する。 〈発明の概要〉 カメラに装着されるフイルムは感度が等比数列
的な設定となつているため、フイルム感度設定に
広いダイナミツクレンジが必要になるが、この発
明は、例えば受光素子から与えられる光電変換出
力電流とこの出力電流を積分して露光時間を設定
する積分回路との間に挿入される電流増幅回路に
ついて、デジタル的な信号で利得を可変すること
ができるスイツチング素子子を備えた可変利得機
能を具備し、広いダイナミツクレンジに対応し得
る電流増幅回路を提供する。 〈従来の技術〉 近年、カメラのフイルム感度情報もフイルムパ
ネローネに導電体を用いてデジタル情報として印
刷し、これをカメラ側で読み取つて自動的に制御
する方式などが提案され、フイルム感度もデジタ
ル的に制御する必要が生じている。従来のこのよ
うなデジタル処理の要望に対しては、シヤツタの
比較電圧Ｄ−Ａ変換的な手法で作り出し、これを
シヤツタ駆動回路に与えることによつて行われて
いる。 〈発明が解決しようとする問題点〉 フイルム感度情報は一般に等比数列的な設定方
式が採られており、そのため通常の重み加算的な
手法は使えず、また比較電圧発生法ではフイルム
感度情報を電圧として扱うためダイナミツクレン
ジ、即ち低感度と高感度の比を作り難い等の欠点
があつた。 〈問題点を解決するための手段〉 上記従来の欠点を除去するため、ベースが共通
接続され、コレクタにダイオードが接続された複
数（ｎ＋ｍ）個のトランジスタを設け、各トラン
ジスタのコレクタにダイオード側に電流を流すか
否かを制御するスイツチング素子を接続し、スイ
ツチング素子の導通をデジタル的な利得制御信号
に基いて制御することにより、上記複数のトラン
ジスタを入力側（ｍ個）及び出力側（ｎ個）に分
割して導出された端子から、所望の電流増幅がな
された出力信号を得る電流増幅回路である。 〈作用〉 複数設けられた各トランジスタに流れる電流を
制御することによつて、電流増幅率をデジタル的
に広いダイナミツクレンジに渡つて制御すること
ができる。 〈実施例〉 カメラのシヤツタ制御回路に用いられる電流増
幅回路を挙げて説明する。尚この種の回路は、入
射光量に応じた光電変換出力電流を取り出すため
の受光素子とこの受光素子出力に基いてシヤツタ
動作の制御信号を発生させる積分回路との間に挿
入される。 トランジスタは任意の個数接続して構成すると
ができるが、本実施例では入力側に２個及び出力
側に３個のPNPトランジスタを用いた回路を挙
げて説明する。 入力側を構成する第１群のPNPトランジスタ
Q1及びQ2は、トランジスタQ2のエミツタ面積が
トランジスタQ1の例えば７倍に設計され、エミ
ツタは共に電源Vccに接続されている。トランジ
スタQ1及びQ2のコレクタは夫々ダイオードD1，
D2を介して共通に入力端子１に接続されている。
入力端子１にはホトトランジスタPTで受光され
た入射光線の光電変換出力電流Iiが与えられる。
上記トランジスタQ1及びQ2のダイオードD1，D2
を介して共通接続されたノードＡにはトランジス
タQ6のベースが接続され、該トランジスタQ6の
エミツタは、トランジスタQ1及びQ2のベースを
共通に接続したノードＢに接続され、コレクタは
接地されている。 一方出力側を構成する第２群PNPトランジス
タQ3，Q4及びQ5は、トランジスタQ3がエミツタ
面積をトランジスタQ1の２倍に、他のトランジ
スタQ4及びQ5はトランジスタQ1と同じエミツタ
面積に設計され、各トランジスタのエミツタは共
通に電源Vccに接続され、またベースは共通に接
続されて上記ノードＢに接続され、上記第１群ト
ランジスタとによつてカレントミラ構成を採る。
上記第２群トランジスタQ3，Q4，Q5のコレクタ
は夫々ダイオードD3，D4，D5を介して共通に接
続され、出力端子２として導出される。 ここで上記第１群及び第２群トランジスタQ1
〜Q5の内夫々１個のトランジスタQ1，Q5を残し
てトランジスタQ2及び第２群内のトランジスタ
Q3，Q4に対して、コレクタ電流をパイパスする
スイツチング素子S1，S2，S3が第３群トランジス
タとして接続されている。即ちトランジスタQ2
のコレクタにNPNトランジスタS1のコレクタが
接続され、同様にトランジスタQ3，Q4のコレク
タにNPNトランジスタS2，S3のコレクタが接続
され、各トランジスタのエミツタは接地されてい
る。上記トランジスタS1，S2，S3のベースは利得
制御のためのデジタル信号入力端子３，４，５と
なる。該入力端子３，４，５は例えばパトローネ
に印刷された導電体に接触するか否かによつて入
力信号が選択的に与えられる。 尚上記出力端子２は積分用コンデンサＣ及びト
リガスイツチSWが接続された経路を介して比較
器６の一方の端子に接続され、上記電流増幅回路
の出力と該比較器６の他方の入力端子に与えられ
た比較のための基準電圧７と比較され、シヤツタ
制御用マグネツトの駆動信号８が形成される。 次に電流増幅回路の動作を説明する。 まずホトトランジスタPTによる入力電流をIi
としたときの第２群トランジスタQ3，Q4，Q5の
出力を考える。 端子３からの利得制御信号によつてトランジス
タS1がオンしているとすると、ダイオードD2は
カツトオフ状態にあり、入力電流Iiは、トランジ
スタQ1のコレクタからダイオードD1を通じて流
れる電流とトランジスタQ6のベース電流の和に
なる。処でトランジスタQ6によつて帰還がかけ
られているため、トランジスタQ6のベース電流
分が過大の場合にはトランジスタQ6のエミツタ
が第１群及び第２群トランジスタQ1〜Q5のベー
スに対してホロワ回路をなしてトランジスタQ1
の電流を増加させ、結局トランジスタQ1のコレ
クタ電流Iclは次式のようになる。 IC1＋IB6＝Ii IB6×hFE6＝12＋Ii／hFE1 ただしIB6はトランジスタQ6のベース電流、
hFE1，hFE6はトランジスタQ1，Q6の各増幅率を示
す。 上式において各hFEが充分高く設計されている
とすると、コレクタ電流Ic1は入力電流Iiにほぼ等
しくなる。 一方利得制御信号によつてトランジスタS1がオ
フにあるとすると、入力電流IiはトランジスタQ1
のコレクタ電流Ic1，トランジスタQ2のコレクタ
電流Ic2及びトランジスタQ6のベース電流IB6の和
になる。尚上記動作と同様にトランジスタQ6の
ベース電流はほぼ無視することができる。またト
ランジスタQ1とQ2のコレクタ電流Ic1，Ic2は、両
トランジスタのベース・エミツタ間電圧が等しい
ためエミツタ面積の比に等しい比率となり、従つ
てコレクタ電流Ic1はIc1＝１／8Iiとなる。このと
き第２群トランジスタQ3〜Q5の各コレクタ電流
は、Ic3＝２／8Ii，Ic4＝Ic5＝１／8Iiとなる。 従つて第２群トランジスタに接続されたスイツ
チング素子であるトランジスタS2及びS3が共にオ
ンしている状態では、出力端子２における出力電
流IoはトランジスタQ5のコレクタ電流Ic5だけと
なる。 Io＝Ic5 またトランジスタQ2のみオンのときは、 Io＝Ic5＋Ic4 トランジスタQ2及びQ3共にオンのときは、 Io＝Ic5＋Ic4＋Ic3となる。 即ち第３群のトランジスタS1〜S3のオン・オフ
状態によつて次表に示す如くIo／Iiの比をデジタ
ル的に制御することができる。
【表】
【表】
上記実施例の回路で得られる入出力電流の関係
において、例えばフイルム感度がISO25のとき上
表のモードＩ，ISO50のときモード，ISO100
のときモード，ISO200のときモード，
ISO400のときモード，ISO800のきモードと
なるように、上記構成からなる電流増幅回路の第
３群トランジスタS1〜S3の導通を制御することに
より、適正露出を設定するための出力電流を取り
出すことができる。 上記実施例はホトトランジスタPTのγ＝１で、
時間のみを制御する機構のカメラを挙げて説明し
が、三角開口露出のプログラムシヤツタ機構の場
合で、γ＝0.5〜0.6程度の場合も、トランジスタ
Q1〜Q5の比率を変えることによつて適正な組合
せを得ることができる。またフイルム感度を更に
細かい範囲で設定可能とする場合には、第１群又
は第２群に含まれるトランジスタの数を増やして
構成することもできる。 実施例に示した回路において、スイツチング素
子が接続されていないトランジスタQ1，Q5に接
続されたダイオードD1，D5は特に接続する必要
はないが、PNPトランジスタQ1〜Q5のコレクタ
電圧を揃えて特性の均一化を図るために設けられ
る。また各トランジスタのPNPとNPNは入れ替
えて、ダイオードの正負接続を逆にとり、更に入
出力電流の方向を逆にすることによつて全く同様
に実施することができる。 〈発明の効果〉 以上本発明によれば、簡単な回路でデジタル的
に電流増幅率を制御する電流増幅回路を得ること
ができ、各デジタル制御機器の電流増幅回路の設
計を容易にすることができ、また利得制御のダイ
ナミツクレンジの広い回路を簡単な構成で得るこ
とができ、電流増幅回路の利用範囲を著しく広げ
ることができる。
において、例えばフイルム感度がISO25のとき上
表のモードＩ，ISO50のときモード，ISO100
のときモード，ISO200のときモード，
ISO400のときモード，ISO800のきモードと
なるように、上記構成からなる電流増幅回路の第
３群トランジスタS1〜S3の導通を制御することに
より、適正露出を設定するための出力電流を取り
出すことができる。 上記実施例はホトトランジスタPTのγ＝１で、
時間のみを制御する機構のカメラを挙げて説明し
が、三角開口露出のプログラムシヤツタ機構の場
合で、γ＝0.5〜0.6程度の場合も、トランジスタ
Q1〜Q5の比率を変えることによつて適正な組合
せを得ることができる。またフイルム感度を更に
細かい範囲で設定可能とする場合には、第１群又
は第２群に含まれるトランジスタの数を増やして
構成することもできる。 実施例に示した回路において、スイツチング素
子が接続されていないトランジスタQ1，Q5に接
続されたダイオードD1，D5は特に接続する必要
はないが、PNPトランジスタQ1〜Q5のコレクタ
電圧を揃えて特性の均一化を図るために設けられ
る。また各トランジスタのPNPとNPNは入れ替
えて、ダイオードの正負接続を逆にとり、更に入
出力電流の方向を逆にすることによつて全く同様
に実施することができる。 〈発明の効果〉 以上本発明によれば、簡単な回路でデジタル的
に電流増幅率を制御する電流増幅回路を得ること
ができ、各デジタル制御機器の電流増幅回路の設
計を容易にすることができ、また利得制御のダイ
ナミツクレンジの広い回路を簡単な構成で得るこ
とができ、電流増幅回路の利用範囲を著しく広げ
ることができる。
図は本発明による一実施例を示す回路図。
Q1，Q2……第１群PNPトランジスタ、Q3〜Q5
……第２群PNPトランジスタ、S1〜S3：第３群
NPNトランジスタ、Q6……PNPトランジスタ、
１……入力端子、２……出力端子、３〜５……デ
ジタル制御信号入力端子。
……第２群PNPトランジスタ、S1〜S3：第３群
NPNトランジスタ、Q6……PNPトランジスタ、
１……入力端子、２……出力端子、３〜５……デ
ジタル制御信号入力端子。
Claims (1)
- 【特許請求の範囲】 １ ベースが共通に接続され、コレクタが夫々ダ
イオードに接続されたｍ個のトランジスタからな
る第１群トランジスタと、 ベースが共通に接続され、コレクタが夫々ダイ
オードに接続されたｎ個のトランジスタからなる
第２群トランジスタと、 前記第１群トランジスタに接続されたダイオー
ドの他端に共通にベースが接続され、エミツタが
上記第１群及び第２群トランジスタのベースに接
続されたトランジスタと、 上記第１群トランジスタの内のｍ個又はｍ−１
個及び第２群トランジスタの内のｎ個又はｎ−１
個の各トランジスタのコレクタに夫々コレクタが
接続され、ベースにスイツチング信号が入力され
る第３群トランジスタとを備え、 第１群トランジスタに接続されたダイオードの
共通接続された他端を入力端とし、第２群トラン
ジスタに接続されたダイオードの他端を共通接続
して出力端とし、第３群トランジスタへのスイツ
チング信号の印加によつて所望の電流増幅率を得
ることを特徴とする電流増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60128669A JPS61285808A (ja) | 1985-06-11 | 1985-06-11 | 電流増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60128669A JPS61285808A (ja) | 1985-06-11 | 1985-06-11 | 電流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61285808A JPS61285808A (ja) | 1986-12-16 |
| JPH0261173B2 true JPH0261173B2 (ja) | 1990-12-19 |
Family
ID=14990515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60128669A Granted JPS61285808A (ja) | 1985-06-11 | 1985-06-11 | 電流増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61285808A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2784820B1 (fr) * | 1998-10-06 | 2000-12-08 | Thomson Multimedia Sa | Dispositif amplificateur a gain commandable numeriquement et appareil lecteur de disques optiques incorporant un tel dispositif |
| JP2009099828A (ja) * | 2007-10-18 | 2009-05-07 | Rohm Co Ltd | 電流検出回路およびそれを用いた受光装置ならびに電子機器 |
-
1985
- 1985-06-11 JP JP60128669A patent/JPS61285808A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61285808A (ja) | 1986-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4982192A (en) | Digital-to-analog converter having common adjustment means | |
| US5057792A (en) | Current mirror | |
| JPH0261173B2 (ja) | ||
| JPH0514582Y2 (ja) | ||
| US4177392A (en) | Current switching networks | |
| JPS606576B2 (ja) | 信号変換回路 | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| JPS5882320A (ja) | 切換自在の平滑フィルタ手段を具えている回路 | |
| US4250461A (en) | Current mirror amplifier | |
| JPS6010569B2 (ja) | 写真撮影装置の測光回路 | |
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| JP3209181B2 (ja) | 緩オン／オフ信号発生回路 | |
| JPS62105508A (ja) | 電流増幅回路 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JPH0478204B2 (ja) | ||
| JPH0385014A (ja) | Ｐｗｍ／ｄｃ電圧変換回路 | |
| JPS61262306A (ja) | 増幅回路 | |
| JP2897522B2 (ja) | カレントミラー回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH029729B2 (ja) | ||
| JPS61155828U (ja) | ||
| JPH01213993A (ja) | 関数発生装置 | |
| JPH0375097B2 (ja) | ||
| JPH0542721B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |