JPH0266667A - 並列処理演算器 - Google Patents
並列処理演算器Info
- Publication number
- JPH0266667A JPH0266667A JP21930688A JP21930688A JPH0266667A JP H0266667 A JPH0266667 A JP H0266667A JP 21930688 A JP21930688 A JP 21930688A JP 21930688 A JP21930688 A JP 21930688A JP H0266667 A JPH0266667 A JP H0266667A
- Authority
- JP
- Japan
- Prior art keywords
- module number
- signal
- module
- output
- data control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は並列処理演算器に関し、特に複数のモジュール
を直列接続し、これら各モジュールに識別用のモジュー
ル番号を設定して、このモジュール番号により処理する
モジュールを指定する構成の並列処理演算器に関する。
を直列接続し、これら各モジュールに識別用のモジュー
ル番号を設定して、このモジュール番号により処理する
モジュールを指定する構成の並列処理演算器に関する。
従来、この種の並列処理演算器は、第２図に示すように
、モジュール番号、命令及びデータで構成された入力信
号ＩＮを一時保持して出力する入力データ制御部１と、
モジュール番号レジスタ４Ａからの記憶モジュール番号
と入力データ制御部１の出力信号のもつモジュール番号
とを比較し一致したとき一致信号を出力する比較器２と
、入力データＩＮか入力されるごとに記憶されている前
記記憶モジュール番号を出力しリセット信号Ｒ３がアク
ティブ状態のときリセットされて入力データ制御部１の
出力信号のもつモジュール番号を書込み記憶するモジュ
ール番号レジスタと、一致信号が出力されたとき入力デ
ータ制御部１の出力信号の実行、演算処理をする演算部
５と、一致信号が出力されたときは演算部５の出力信号
を出力し一致信号が出力されないときは入力データ制御
部１の出力信号をそのまま次段へ出力する出力データ制
御部６とをそれぞれ備えた複数のモジュール３０．４０
が直列に接続されていた。
、モジュール番号、命令及びデータで構成された入力信
号ＩＮを一時保持して出力する入力データ制御部１と、
モジュール番号レジスタ４Ａからの記憶モジュール番号
と入力データ制御部１の出力信号のもつモジュール番号
とを比較し一致したとき一致信号を出力する比較器２と
、入力データＩＮか入力されるごとに記憶されている前
記記憶モジュール番号を出力しリセット信号Ｒ３がアク
ティブ状態のときリセットされて入力データ制御部１の
出力信号のもつモジュール番号を書込み記憶するモジュ
ール番号レジスタと、一致信号が出力されたとき入力デ
ータ制御部１の出力信号の実行、演算処理をする演算部
５と、一致信号が出力されたときは演算部５の出力信号
を出力し一致信号が出力されないときは入力データ制御
部１の出力信号をそのまま次段へ出力する出力データ制
御部６とをそれぞれ備えた複数のモジュール３０．４０
が直列に接続されていた。
また、各モジュール３０．４０に対し、これらモジュー
ル３０．４０のモジュール番号を設定するためのモジュ
ール番号設定部５０．６０がそれぞれ設けられており、
リセット信号Ｒ３をアクティブ状態とすることによりこ
れらモジュール番号設定部５０．６０からモジュール番
号を出力し、入力データ制御部１を介してモジュール番
号レジスタ４Ａにモジュール番号を書込む構成となって
いた。これらモジュール番号設定部５０゜６０の具体的
な回路例を第３図（ａ）、（ｂ）に示す。
ル３０．４０のモジュール番号を設定するためのモジュ
ール番号設定部５０．６０がそれぞれ設けられており、
リセット信号Ｒ３をアクティブ状態とすることによりこ
れらモジュール番号設定部５０．６０からモジュール番
号を出力し、入力データ制御部１を介してモジュール番
号レジスタ４Ａにモジュール番号を書込む構成となって
いた。これらモジュール番号設定部５０゜６０の具体的
な回路例を第３図（ａ）、（ｂ）に示す。
なお、この並列処理演算器に適用される入力信号ＩＮの
データフォーマット図を第４図に示すす。
データフォーマット図を第４図に示すす。
上述した従来の並列処理演算器は、入力信号ＩＮを処理
するモジュール（３０，４０）を指定するためのモジュ
ール番号を設定するのに、各モジュール３０．４０に対
してそれぞれ、各モジュール３０．４０外に設けられた
モジュール番号設定部５０．６０を有する構成となって
いるので、回路全体が増大するという欠点がある。
するモジュール（３０，４０）を指定するためのモジュ
ール番号を設定するのに、各モジュール３０．４０に対
してそれぞれ、各モジュール３０．４０外に設けられた
モジュール番号設定部５０．６０を有する構成となって
いるので、回路全体が増大するという欠点がある。
本発明の目的は、回路全体を小さくすることのできる並
列処理演算器を提供することにある。
列処理演算器を提供することにある。
本発明の並列処理演算器は、モジュール番号命令及びデ
ータを含んで構成された入力信号を一時保持して出力す
る入力データ制御部と、この入力データ制御部の出力信
号のもつモジュール番号と記憶モジュール番号とが一致
したとき一致信号を出力する比較器と、前記一致信号が
出力されたとき前記入力データ制御部の出力信号のもつ
命令を解読しこの命令がモジュール番号書込命令である
ときモジュール番号書込信号を出力する命令デコータと
、前記入力信号が入力されるごとに記憶されている前記
記憶モジュール番号を出力し前記モジュール番号書込信
号により前記入力データ制御部の出力信号のもつデータ
を書込み記憶するモジュール番号レジスタと、前記一致
信号が出力されたとき前記入力データ制御部の出力信号
の実行、演算処理をする演算部と、前記一致信号が出力
されたときは前記演算部の出力信号を出力し前記一致信
号が出力されないときは前記入力データ制御部の出力信
号をそのまま出力する出力データ制御部とをそれぞれ備
えた複数のモジュールを有している。
ータを含んで構成された入力信号を一時保持して出力す
る入力データ制御部と、この入力データ制御部の出力信
号のもつモジュール番号と記憶モジュール番号とが一致
したとき一致信号を出力する比較器と、前記一致信号が
出力されたとき前記入力データ制御部の出力信号のもつ
命令を解読しこの命令がモジュール番号書込命令である
ときモジュール番号書込信号を出力する命令デコータと
、前記入力信号が入力されるごとに記憶されている前記
記憶モジュール番号を出力し前記モジュール番号書込信
号により前記入力データ制御部の出力信号のもつデータ
を書込み記憶するモジュール番号レジスタと、前記一致
信号が出力されたとき前記入力データ制御部の出力信号
の実行、演算処理をする演算部と、前記一致信号が出力
されたときは前記演算部の出力信号を出力し前記一致信
号が出力されないときは前記入力データ制御部の出力信
号をそのまま出力する出力データ制御部とをそれぞれ備
えた複数のモジュールを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
モジュール１０．２０はそれぞれ、モジュール番号、命
令及びデータで構成された入力信号ＩＮを一時保持して
出力する入力データ制御部１と、この入力データ制御部
１の出力信号がもつモジュール番号とモジュール番号レ
ジスタ４からの記憶モジュール番号とを比較しこれらが
一致したとき一致信号を出力する比較器２と、比較器２
から一致信号が出力されたとき入力データ制御部１の出
力信号のもつ命令を解読し、この命令がモジュール番号
書込命令であるときモジュール番号書込信号を出力する
命令デコーダ３と、入力信号ＩＮが入力されるごとに記
憶されている記憶モジュール番号を出力し、モジュール
番号書込信号により入力データ制御部１の出力信号のも
つデータを書込み記憶するモジュール番号レジスタ４と
、一致信号か出力されたとき入力データ制御部１の出力
信号に対し実行、演算処理を行う演算部５と、一致信号
が出力されたときは演算部５の出力信号を出力し、一致
信号が出力されないときは入力データ制御部１の出力信
号をそのまま出力する出力制御部６とを備え、互いに直
列に接続されている。
令及びデータで構成された入力信号ＩＮを一時保持して
出力する入力データ制御部１と、この入力データ制御部
１の出力信号がもつモジュール番号とモジュール番号レ
ジスタ４からの記憶モジュール番号とを比較しこれらが
一致したとき一致信号を出力する比較器２と、比較器２
から一致信号が出力されたとき入力データ制御部１の出
力信号のもつ命令を解読し、この命令がモジュール番号
書込命令であるときモジュール番号書込信号を出力する
命令デコーダ３と、入力信号ＩＮが入力されるごとに記
憶されている記憶モジュール番号を出力し、モジュール
番号書込信号により入力データ制御部１の出力信号のも
つデータを書込み記憶するモジュール番号レジスタ４と
、一致信号か出力されたとき入力データ制御部１の出力
信号に対し実行、演算処理を行う演算部５と、一致信号
が出力されたときは演算部５の出力信号を出力し、一致
信号が出力されないときは入力データ制御部１の出力信
号をそのまま出力する出力制御部６とを備え、互いに直
列に接続されている。
次に、この実施例の動作について説明する。
モジュール番号を設定書換えする時には、まずリセット
信号Ｒ３で各モジュール１０．２０のモジュール番号レ
ジスタ４を一様にイニシャライズしておく。
信号Ｒ３で各モジュール１０．２０のモジュール番号レ
ジスタ４を一様にイニシャライズしておく。
いま、各モジュール番号レジスタ４が００００″にイニ
シャライズされているものとし、この状態で入力信号Ｉ
Ｎのモジュール番号を′００００″と指定し、命令をモ
ジュール番号書込命令とし、データをモジュール１０に
付与するモジュール番号（例えば“”０００１”）とし
てモジュール１０に入力する。
シャライズされているものとし、この状態で入力信号Ｉ
Ｎのモジュール番号を′００００″と指定し、命令をモ
ジュール番号書込命令とし、データをモジュール１０に
付与するモジュール番号（例えば“”０００１”）とし
てモジュール１０に入力する。
モジュール１０はこの入力信号ＩＮのもつモジュール番
号” ｏ ｏ ｏ ｏ ’“とモジュール番号レジスタ
４からの記憶モジュール番号“ｏ ｏ ｏ ｏ ”とを
比較し、これらは一致するので比較器２から一致信号が
出力される。
号” ｏ ｏ ｏ ｏ ’“とモジュール番号レジスタ
４からの記憶モジュール番号“ｏ ｏ ｏ ｏ ”とを
比較し、これらは一致するので比較器２から一致信号が
出力される。
この一致信号により命令デコーダ３は入力信号ＩＮのも
つ命令を解読し、この命令はモジュール番号書込命令で
あるので、モジュール番号レジスタ４に入力信号ＩＮの
もつデータ“’ ＯＯ０１”を書込み、モジュール１０
のモジュール番号が書換えられる。
つ命令を解読し、この命令はモジュール番号書込命令で
あるので、モジュール番号レジスタ４に入力信号ＩＮの
もつデータ“’ ＯＯ０１”を書込み、モジュール１０
のモジュール番号が書換えられる。
次に、モジュール２０のモジュール番号を書込むには、
入力信号ＩＮのモジュール番号を“００００”とし、命
令をモジュール番号書込命令とし、データをモジュール
２ｏに付与するモジュール番号（例えば’００１０”）
としてモジュール１０に入力する。
入力信号ＩＮのモジュール番号を“００００”とし、命
令をモジュール番号書込命令とし、データをモジュール
２ｏに付与するモジュール番号（例えば’００１０”）
としてモジュール１０に入力する。
モジュール１０は入力信号ＩＮのモジュール番号“ｏ
ｏ ｏ ｏ ”とこのモジュール１０のモジュール番号
レジスタ４からの記憶モジュール番号゛。
ｏ ｏ ｏ ”とこのモジュール１０のモジュール番号
レジスタ４からの記憶モジュール番号゛。
００１”とを比較し、これらは一致しないので入力信号
ＩＮは出力データ制御部６を介してそのままモジュール
２０に伝達される。
ＩＮは出力データ制御部６を介してそのままモジュール
２０に伝達される。
モジュール２０は伝達された入力信号ＩＮのモジュール
信号“” ｏ ｏ ｏ ｏ ”とこのモジュール２０の
モジュール番号レジスタ４からの記憶モジュール番号“
’ ｏ ｏ ｏ ｏ ”とを比較し、これらは一致する
ので、命令デコーダ３により入力信号ＩＮの命令が解読
され、入力信号ＩＮのデータ“００１０゛°がこのモジ
ュール２０のモジュール番号レジスタ４に書込まれる。
信号“” ｏ ｏ ｏ ｏ ”とこのモジュール２０の
モジュール番号レジスタ４からの記憶モジュール番号“
’ ｏ ｏ ｏ ｏ ”とを比較し、これらは一致する
ので、命令デコーダ３により入力信号ＩＮの命令が解読
され、入力信号ＩＮのデータ“００１０゛°がこのモジ
ュール２０のモジュール番号レジスタ４に書込まれる。
こうして各モジュール１０．２０のモジュール番号を設
定書換えできる。
定書換えできる。
このように、各モジュール（１０，２０）に命令デコー
ダ３を設けることにより、入力信号ＩＮにより各モジュ
ール（１０，２０）のモジュール番号レジスタ４の記憶
内容を書換えることができるので、従来、モジュールの
外部に各モジュールごとに必要であったモジュール番号
設定部が不要となり、回路全体の大きさを小さくするこ
とができる。
ダ３を設けることにより、入力信号ＩＮにより各モジュ
ール（１０，２０）のモジュール番号レジスタ４の記憶
内容を書換えることができるので、従来、モジュールの
外部に各モジュールごとに必要であったモジュール番号
設定部が不要となり、回路全体の大きさを小さくするこ
とができる。
以上説明したように本発明は、各モジュールに命令デコ
ーダを設け、入力信号の命令をモジュール番号書込命令
とし、かつ入力信号のデータをそれぞれモジュールに付
与するモジュール番号として各モジュールに入力しモジ
ュール番号を設定書換えする構成とすることにより、従
来、モジュールの外部に各モジュールごとに必要であっ
たモジュール番号設定部が不要となり、回路全体を小さ
くすることができる効果がある。
ーダを設け、入力信号の命令をモジュール番号書込命令
とし、かつ入力信号のデータをそれぞれモジュールに付
与するモジュール番号として各モジュールに入力しモジ
ュール番号を設定書換えする構成とすることにより、従
来、モジュールの外部に各モジュールごとに必要であっ
たモジュール番号設定部が不要となり、回路全体を小さ
くすることができる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の並列処理演算器の一例を示すブロック図、第３図
（ａ）、（ｂ）はそれぞれ第２図に示された並列処理演
算器のモジュール番号設定部の具体的な回路の一例を示
す回路図、第４図は第２図に示された並列処理演算器に
適用される入力信号のデータフォーマット図である。 １・・・入力データ制御部、２・・・比較器、３・・・
命令デコーダ、４，４Ａ・・・モジュール番号レジスタ
、５・・・演算部、６・・・出力データ制御部、７・・
・モジュール番号発生部、８・・・クロックドバッファ
、１０．２０，３０．４０・・・モジュール、５０゜６
０・・・モジュール番号設定部。 代理人 弁理士 内 原 晋 ３ｍ ！ｆ）４回
従来の並列処理演算器の一例を示すブロック図、第３図
（ａ）、（ｂ）はそれぞれ第２図に示された並列処理演
算器のモジュール番号設定部の具体的な回路の一例を示
す回路図、第４図は第２図に示された並列処理演算器に
適用される入力信号のデータフォーマット図である。 １・・・入力データ制御部、２・・・比較器、３・・・
命令デコーダ、４，４Ａ・・・モジュール番号レジスタ
、５・・・演算部、６・・・出力データ制御部、７・・
・モジュール番号発生部、８・・・クロックドバッファ
、１０．２０，３０．４０・・・モジュール、５０゜６
０・・・モジュール番号設定部。 代理人 弁理士 内 原 晋 ３ｍ ！ｆ）４回
Claims (1)
- モジュール番号、命令及びデータを含んで構成された入
力信号を一時保持して出力する入力データ制御部と、こ
の入力データ制御部の出力信号のもつモジュール番号と
記憶モジュール番号とが一致したとき一致信号を出力す
る比較器と、前記一致信号が出力されたとき前記入力デ
ータ制御部の出力信号のもつ命令を解読しこの命令がモ
ジュール番号書込命令であるときモジュール番号書込信
号を出力する命令デコーダと、前記入力信号が入力され
るごとに記憶されている前記記憶モジュール番号を出力
し前記モジュール番号書込信号により前記入力データ制
御部の出力信号のもつデータを書込み記憶するモジュー
ル番号レジスタと、前記一致信号が出力されたとき前記
入力データ制御部の出力信号の実行、演算処理をする演
算部と、前記一致信号が出力されたときは前記演算部の
出力信号を出力し前記一致信号が出力されないときは前
記入力データ制御部の出力信号をそのまま出力する出力
データ制御部とをそれぞれ備えた複数のモジュールを有
することを特徴とする並列処理演算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21930688A JPH0266667A (ja) | 1988-08-31 | 1988-08-31 | 並列処理演算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21930688A JPH0266667A (ja) | 1988-08-31 | 1988-08-31 | 並列処理演算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0266667A true JPH0266667A (ja) | 1990-03-06 |
Family
ID=16733425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21930688A Pending JPH0266667A (ja) | 1988-08-31 | 1988-08-31 | 並列処理演算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0266667A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020018855A (ko) * | 2000-09-04 | 2002-03-09 | 이구택 | 연속용융도금 라인에서의 엣지부 스플래시 결함 방지장치 |
-
1988
- 1988-08-31 JP JP21930688A patent/JPH0266667A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020018855A (ko) * | 2000-09-04 | 2002-03-09 | 이구택 | 연속용융도금 라인에서의 엣지부 스플래시 결함 방지장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
| US4835684A (en) | Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus | |
| US4460972A (en) | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip | |
| JPH0266667A (ja) | 並列処理演算器 | |
| JPH1091593A (ja) | マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置 | |
| JPH01154398A (ja) | 半導体記憶装置 | |
| JPH0612253A (ja) | マイクロコンピュータ | |
| JP2556083B2 (ja) | 複合演算パイプライン回路 | |
| JPS62221059A (ja) | 中央処理装置 | |
| JPH03283093A (ja) | Ｅ↑２ｐｒ０ｍへの書込み回路 | |
| JPH04107630A (ja) | 中央処理装置 | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH0496801A (ja) | プログラマブルコントローラ | |
| JPH05257698A (ja) | 電子計算機 | |
| JPS6136652B2 (ja) | ||
| JPH02247758A (ja) | 端末情報の管理方式 | |
| JPH0478931A (ja) | 指定語割込み発生方式 | |
| JPH05100901A (ja) | マイクロコンピユータ | |
| JPS6320631A (ja) | レジスタ選択方式 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPS63165931A (ja) | 不連続命令フエツチアドレス情報記憶方式 | |
| JPH0449459A (ja) | Ｄｍａ転送方法 | |
| JPH03164945A (ja) | データ処理装置 |