JPH0274032A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0274032A JPH0274032A JP63226735A JP22673588A JPH0274032A JP H0274032 A JPH0274032 A JP H0274032A JP 63226735 A JP63226735 A JP 63226735A JP 22673588 A JP22673588 A JP 22673588A JP H0274032 A JPH0274032 A JP H0274032A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- silicon dioxide
- polycrystalline silicon
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、イオン注入後のレジスト除去に関するもので
ある。
ある。
従来の技術
昨今、高抵抗負荷型のスタティックランダムアクセスメ
モリ（ＳＲＡＭ）の分野では、−層の多結晶シリコン膜
を抵抗と配線との両方に使用することにより、配線の多
層化を避ける手法がしばしば用いられている。第２図（
ａ）〜（ｄ）に従来例の工程順断面図を示す。第２図（
ａ）に示すように、シリコン基板１上に、二酸化ケイ素
膜２を介して形成された多結晶シリコンＩＦＪ ３を５
直接、第２図（ｂ）のように、フォトレジスト膜５でマ
スクパターニングし、イオン注入により不純物を打ち込
み、第２図（ｃ）のように配線部分３２と抵抗部分３１
とを形成するといったプロセスとなっている。
モリ（ＳＲＡＭ）の分野では、−層の多結晶シリコン膜
を抵抗と配線との両方に使用することにより、配線の多
層化を避ける手法がしばしば用いられている。第２図（
ａ）〜（ｄ）に従来例の工程順断面図を示す。第２図（
ａ）に示すように、シリコン基板１上に、二酸化ケイ素
膜２を介して形成された多結晶シリコンＩＦＪ ３を５
直接、第２図（ｂ）のように、フォトレジスト膜５でマ
スクパターニングし、イオン注入により不純物を打ち込
み、第２図（ｃ）のように配線部分３２と抵抗部分３１
とを形成するといったプロセスとなっている。
発明が解決しようとする課題
しかしながら、従来の構成では、多結晶シリコン膜上に
高濃度のリンイオンを打ち込む際、第２図（Ｃ）のよう
に、フォトレジスト膜５の表面に硬化層６が形成され、
これにより、フォトレジスト膜５の完全な剥離が困難と
なり、第２図（ｄ）のように、フォトレジスト膜５の残
存が起り、これが後工程において不具合を誘発し、デバ
イスの歩留りを低下するという問題点を有していた。
高濃度のリンイオンを打ち込む際、第２図（Ｃ）のよう
に、フォトレジスト膜５の表面に硬化層６が形成され、
これにより、フォトレジスト膜５の完全な剥離が困難と
なり、第２図（ｄ）のように、フォトレジスト膜５の残
存が起り、これが後工程において不具合を誘発し、デバ
イスの歩留りを低下するという問題点を有していた。
本発明は、上記従来の問題点を解決するもので、高濃度
のリンイオンを打ち込むことによって硬化したフォトレ
ジストを容易に剥離することができる半導体装置の製造
方法を提供することを目的としている。
のリンイオンを打ち込むことによって硬化したフォトレ
ジストを容易に剥離することができる半導体装置の製造
方法を提供することを目的としている。
課題を解決するための手段
本発明の半導体装置の製造方法は、多結晶シリコン膜上
に薄い二酸化ケイ素膜を堆積し、フォトレジストを塗布
し、パターニングする工程をそなえたものである。
に薄い二酸化ケイ素膜を堆積し、フォトレジストを塗布
し、パターニングする工程をそなえたものである。
作用
フォトレジストの多結晶シリコン膜上への付着力は大き
いが、二酸化ケイ素膜上への付着力は小さいため、フォ
トレジストを容易に剥離することが可能となる。
いが、二酸化ケイ素膜上への付着力は小さいため、フォ
トレジストを容易に剥離することが可能となる。
本発明を用いることにより、高濃度のイオン種を打ち込
んだため硬化したフォトレジスト膜を容易に剥離するこ
とが可能となり、さらにデバイスの歩留りを上げること
が可能となる。
んだため硬化したフォトレジスト膜を容易に剥離するこ
とが可能となり、さらにデバイスの歩留りを上げること
が可能となる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図（ａ）〜（ｆ）は本発明の一実施例を示したもの
である。第１図（ａ）のように、シリコン基板上１に二
酸化ケイ素膜２を堆積させ、減圧ＣＶＤ法によｌノ多結
品シリコン膜３を２００ｎｍ堆積させる。
である。第１図（ａ）のように、シリコン基板上１に二
酸化ケイ素膜２を堆積させ、減圧ＣＶＤ法によｌノ多結
品シリコン膜３を２００ｎｍ堆積させる。
次に、第１図（ｂ）のように、同第結晶シリコン膜３上
に化学的気相成長法で二酸化ケイ素膜４を１１００ｎ堆
積する。ついで、第１図（Ｃ）のように、同第結晶シリ
コン膜３上にフォトレジスト５のパターニングを行ない
、加速電圧６０ ｋｅＶ、 ８ Ｘ Ｉ Ｏ”ｃｍ−２
のリンイオン注入を行ない、低抵抗部分の多結晶シリコ
ン膜３２と、高抵抗部分の多結晶シリコン膜３１とを形
成する。
に化学的気相成長法で二酸化ケイ素膜４を１１００ｎ堆
積する。ついで、第１図（Ｃ）のように、同第結晶シリ
コン膜３上にフォトレジスト５のパターニングを行ない
、加速電圧６０ ｋｅＶ、 ８ Ｘ Ｉ Ｏ”ｃｍ−２
のリンイオン注入を行ない、低抵抗部分の多結晶シリコ
ン膜３２と、高抵抗部分の多結晶シリコン膜３１とを形
成する。
さらに、第１図（ｄ）のように、酸素雰囲気、ＲＦパワ
ー８００Ｗ、 １ 、０Ｔｏｒｒの条件で、６０分間
プラズマ灰化を実施すると、第１図（ｅ）に示すように
、フォトレジスト５が、イオン注入による硬化層６の作
用と、フォトレジスト５と二酸化ケイ素！ｌＩ ４との
弱い付着力のため、フォトレジスト５が容易にはがれる
。
ー８００Ｗ、 １ 、０Ｔｏｒｒの条件で、６０分間
プラズマ灰化を実施すると、第１図（ｅ）に示すように
、フォトレジスト５が、イオン注入による硬化層６の作
用と、フォトレジスト５と二酸化ケイ素！ｌＩ ４との
弱い付着力のため、フォトレジスト５が容易にはがれる
。
その後、第１図（ｆ）のように、二酸化ケイ素１ｉ！４
を弗酸で除去する。以上の方法により、イオン注入によ
るフォトレジスト膜の剥離を容易にすることが可能とな
る。
を弗酸で除去する。以上の方法により、イオン注入によ
るフォトレジスト膜の剥離を容易にすることが可能とな
る。
発明の効果
本発明によれば、多結晶シリコン膜上に低抵抗配線部分
を形成するための高濃度リンイオンの打ち込みにより硬
化したフォトレジスト膜の剥離を容易にすることができ
、フォトレジスト残りによる後工程の不具合をなくし、
デバイスの歩留りを上げることが可能となる。
を形成するための高濃度リンイオンの打ち込みにより硬
化したフォトレジスト膜の剥離を容易にすることができ
、フォトレジスト残りによる後工程の不具合をなくし、
デバイスの歩留りを上げることが可能となる。
第１図は本発明の一実施例の工程順断面図、第２図は従
来例の工程順断面図である。 １・・・・・・シリコン基板、２・・・・・・二酸化ケ
イ素膜、３・・・・・・多結晶シリコン膜、４・・・・
・・二酸化ケイ素膜、５・・・・・・フォトレジスト膜
、６・旧・・イオン注入によるフォトレジスト膜の硬化
層、３１・・・・・・高抵抗部分の多結晶シリコン膜、
３２・・・・・・低抵抗部分の多結晶シリコン膜。 代理人の氏名 弁理士 粟野重孝 はが１名第１図 第 因 第 図
来例の工程順断面図である。 １・・・・・・シリコン基板、２・・・・・・二酸化ケ
イ素膜、３・・・・・・多結晶シリコン膜、４・・・・
・・二酸化ケイ素膜、５・・・・・・フォトレジスト膜
、６・旧・・イオン注入によるフォトレジスト膜の硬化
層、３１・・・・・・高抵抗部分の多結晶シリコン膜、
３２・・・・・・低抵抗部分の多結晶シリコン膜。 代理人の氏名 弁理士 粟野重孝 はが１名第１図 第 因 第 図
Claims (1)
- 多結晶シリコン膜上に二酸化ケイ素膜を堆積する工程と
、同二酸化ケイ素膜上にフォトレジスト膜をパターニン
グする工程と、イオン注入法によソー主面全体に、不純
物を導入する工程と、プラズマ灰化により前記フォトレ
ジストを剥離する工程と、弗酸等により前記二酸化ケイ
素膜を除去する工程を含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63226735A JPH0274032A (ja) | 1988-09-09 | 1988-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63226735A JPH0274032A (ja) | 1988-09-09 | 1988-09-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0274032A true JPH0274032A (ja) | 1990-03-14 |
Family
ID=16849784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63226735A Pending JPH0274032A (ja) | 1988-09-09 | 1988-09-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0274032A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011243920A (ja) * | 2010-05-21 | 2011-12-01 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
1988
- 1988-09-09 JP JP63226735A patent/JPH0274032A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011243920A (ja) * | 2010-05-21 | 2011-12-01 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
| JPH11233449A (ja) | 半導体基板の製造方法 | |
| JPS6057952A (ja) | 半導体装置の製造方法 | |
| US5563098A (en) | Buried contact oxide etch with poly mask procedure | |
| JPH0274032A (ja) | 半導体装置の製造方法 | |
| JPS5856434A (ja) | 半導体装置の製造方法 | |
| JPH0732164B2 (ja) | 半導体デバイス製造法 | |
| JPH0231468A (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS5961181A (ja) | 半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPS63312632A (ja) | 半導体装置の製造方法 | |
| JPH0334425A (ja) | 半導体装置の製造方法 | |
| JPS6236866A (ja) | 半導体装置の製造方法 | |
| JPH0329293B2 (ja) | ||
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH10116991A (ja) | 薄膜トランジスタの製造方法 | |
| JPS59169172A (ja) | 半導体記憶装置の製造方法 | |
| JPS59147456A (ja) | 半導体装置の製造方法 | |
| JPS6032990B2 (ja) | 半導体装置の製造方法 | |
| JPH0415617B2 (ja) | ||
| JPH03222461A (ja) | 半導体装置の製造方法 | |
| JPS641065B2 (ja) | ||
| JPH01200649A (ja) | 半導体装置の製造方法 | |
| JPS63143866A (ja) | 半導体装置の製造方法 |