JPH027475Y2 - - Google Patents
Info
- Publication number
- JPH027475Y2 JPH027475Y2 JP14308684U JP14308684U JPH027475Y2 JP H027475 Y2 JPH027475 Y2 JP H027475Y2 JP 14308684 U JP14308684 U JP 14308684U JP 14308684 U JP14308684 U JP 14308684U JP H027475 Y2 JPH027475 Y2 JP H027475Y2
- Authority
- JP
- Japan
- Prior art keywords
- cutting line
- printed wiring
- wiring board
- cutting
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【考案の詳細な説明】
（技術分野）
本考案は印刷配線板に関し、とくに直接的に編
集された印刷配線板を分離する切削ラインの良否
を検出する構造に関する。
集された印刷配線板を分離する切削ラインの良否
を検出する構造に関する。
（従来技術）
一般に、電気部品の自動実装の効率化を図るた
め、第３図に示す如く連続的に集合化した編集基
板１は従来列の個々の領域の印刷配線板１ａ，１
ｂ毎に導体の回路パターン４をそれぞれ形成した
ものを連続的に接続編集し、自動実装に必要な基
準孔を設けて電気部品実装後の個々の印刷配線板
１ａ，１ｂに分離するため、第４図に示すように
断面Ｖ字状の切削ライン３を編集基板１の表裏面
に施したものである。第３図に示すように断面Ｖ
字状の切削ライン３の上には回路パターン４及び
ソルダーレジスト被膜５は設けられていないた
め、断面Ｖ字状の切削ライン３を形成後の切削ラ
イン上の色調は同一色であるため、断面Ｖ字状の
切削ライン３形成の有無の目視チエツクでは混同
し間違えやすい。また、表裏面の切削ライン形成
後の位置ズレの検出は、図面との照合作業及び定
規等の治具を用いて検出しなければならないた
め、検出の工数は膨大であつた。さらに、検出の
見逃し等により良品中に検出洩れによる不良品の
混入が生じることがあつた。
め、第３図に示す如く連続的に集合化した編集基
板１は従来列の個々の領域の印刷配線板１ａ，１
ｂ毎に導体の回路パターン４をそれぞれ形成した
ものを連続的に接続編集し、自動実装に必要な基
準孔を設けて電気部品実装後の個々の印刷配線板
１ａ，１ｂに分離するため、第４図に示すように
断面Ｖ字状の切削ライン３を編集基板１の表裏面
に施したものである。第３図に示すように断面Ｖ
字状の切削ライン３の上には回路パターン４及び
ソルダーレジスト被膜５は設けられていないた
め、断面Ｖ字状の切削ライン３を形成後の切削ラ
イン上の色調は同一色であるため、断面Ｖ字状の
切削ライン３形成の有無の目視チエツクでは混同
し間違えやすい。また、表裏面の切削ライン形成
後の位置ズレの検出は、図面との照合作業及び定
規等の治具を用いて検出しなければならないた
め、検出の工数は膨大であつた。さらに、検出の
見逃し等により良品中に検出洩れによる不良品の
混入が生じることがあつた。
（考案の目的）
本考案の目的はかかる従来の欠点を解消した印
刷配線板を提供することにある。
刷配線板を提供することにある。
（考案の構成）
本考案によれば単一の印刷配線板を複数連接し
て編集した配線板と、上記配線板の連接部に単一
の印刷配線板毎に切断分離する切削ライン上に切
削ラインの幅より広い帯状の絶縁性被膜を設けた
ことを特徴とする印刷配線板が得られる。
て編集した配線板と、上記配線板の連接部に単一
の印刷配線板毎に切断分離する切削ライン上に切
削ラインの幅より広い帯状の絶縁性被膜を設けた
ことを特徴とする印刷配線板が得られる。
（実施例）
以下、本考案の実施例を第１図及び第２図を参
照して説明する。
照して説明する。
個別の印刷配線板１１ａ，１１ｂが連続的に編
集された編集基板１１であり、破線で示した仮想
分離ライン２上に切削ライン３の開口部の幅より
幅の広いソルダーレジスト被膜６を回路パターン
４の配設した製品領域内のソルダーレジスト被膜
５を形成すると同時に公知のスクリーン印刷手段
などにより被着形成する。次に刃の先端の断面が
Ｖ字型をした切削カツターを用いた切削機で編集
基板１１の仮想分離ライン２に第４図に示す如く
断面Ｖ字状の切削ライン３を形成すると仮想分離
ライン２上の被着した切削ライン３の幅より幅の
広いソルダーレジスト被膜６の一部が切削ライン
３の幅で削除された切削ライン３の形成前と形成
後の区別が容易に検出できる状態になる。また、
切削ライン３の左右に平行に残存したソルダーレ
ジスト被膜６の幅の状態をチエツクすることによ
り切削ライン位置も容易に検出できる。
集された編集基板１１であり、破線で示した仮想
分離ライン２上に切削ライン３の開口部の幅より
幅の広いソルダーレジスト被膜６を回路パターン
４の配設した製品領域内のソルダーレジスト被膜
５を形成すると同時に公知のスクリーン印刷手段
などにより被着形成する。次に刃の先端の断面が
Ｖ字型をした切削カツターを用いた切削機で編集
基板１１の仮想分離ライン２に第４図に示す如く
断面Ｖ字状の切削ライン３を形成すると仮想分離
ライン２上の被着した切削ライン３の幅より幅の
広いソルダーレジスト被膜６の一部が切削ライン
３の幅で削除された切削ライン３の形成前と形成
後の区別が容易に検出できる状態になる。また、
切削ライン３の左右に平行に残存したソルダーレ
ジスト被膜６の幅の状態をチエツクすることによ
り切削ライン位置も容易に検出できる。
以上、本考案により(i)切削ライン形成前と形成
後の色調が異なるため、切削ライン形成の有無を
混同して間違えることがなくなる。(ii)また、切削
ライン形成後のソルダーレジスト被膜の残り幅の
測定により位置ズレを容易に検出することができ
るので、検出工数を大幅に短縮することができ
る。(iii)さらに不良品の検出精度が向上するので印
刷配線板の信頼性を向上させることができる。
後の色調が異なるため、切削ライン形成の有無を
混同して間違えることがなくなる。(ii)また、切削
ライン形成後のソルダーレジスト被膜の残り幅の
測定により位置ズレを容易に検出することができ
るので、検出工数を大幅に短縮することができ
る。(iii)さらに不良品の検出精度が向上するので印
刷配線板の信頼性を向上させることができる。
第１図、第２図は本考案の一実施例の切削ライ
ン形成の前後の印刷配線板の正面図および斜視
図。第３図、第４図は従来の切削ライン形成後の
印刷配線板のそれぞれ正面図および側面図。 １，１１……編集基板、１ａ，１ｂ，１１ａ，
１１ｂ……印刷配線板、２……仮想分離ライン、
３……切削ライン、４……回路パターン、５……
（回路パターン領域内の）ソルダーレジスト被膜、
６……（切削ライン幅より幅の広い）ソルダーレ
ジスト被膜。
ン形成の前後の印刷配線板の正面図および斜視
図。第３図、第４図は従来の切削ライン形成後の
印刷配線板のそれぞれ正面図および側面図。 １，１１……編集基板、１ａ，１ｂ，１１ａ，
１１ｂ……印刷配線板、２……仮想分離ライン、
３……切削ライン、４……回路パターン、５……
（回路パターン領域内の）ソルダーレジスト被膜、
６……（切削ライン幅より幅の広い）ソルダーレ
ジスト被膜。
Claims (1)
- 単一の印刷配線板を複数連接して編集した配線
板と、前記配線板の連接部に単一の印刷配線板毎
に切断分離する切削ライン上に切削ラインの幅よ
り広い帯状の絶縁性の被膜を設けたことを特徴と
する印刷配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14308684U JPH027475Y2 (ja) | 1984-09-21 | 1984-09-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14308684U JPH027475Y2 (ja) | 1984-09-21 | 1984-09-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6159369U JPS6159369U (ja) | 1986-04-21 |
| JPH027475Y2 true JPH027475Y2 (ja) | 1990-02-22 |
Family
ID=30701399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14308684U Expired JPH027475Y2 (ja) | 1984-09-21 | 1984-09-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027475Y2 (ja) |
-
1984
- 1984-09-21 JP JP14308684U patent/JPH027475Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6159369U (ja) | 1986-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04111777U (ja) | 印刷配線板 | |
| JPH027476Y2 (ja) | ||
| JPS6177746A (ja) | 印刷配線基板およびその検査方法 | |
| JPH07221414A (ja) | 半導体回路基板 | |
| JP2941182B2 (ja) | プリント基板及びその切断方法 | |
| JPH051099Y2 (ja) | ||
| JPS6177771A (ja) | 印刷配線基板およびその検査方法 | |
| JP2809305B2 (ja) | 回路基板の製造方法 | |
| JPH0360192B2 (ja) | ||
| JPS60130884A (ja) | 印刷配線板のｖカツト加工の確認方法 | |
| JPH09214080A (ja) | プリント配線板 | |
| JPS63142694A (ja) | プリント配線板 | |
| JP3967011B2 (ja) | ハイブリット集積回路装置の製造方法 | |
| JPH087649Y2 (ja) | プリント配線板 | |
| JPS61140192A (ja) | プリント配線板の製造方法 | |
| JPH0723972Y2 (ja) | 分割プリント配線板の分割溝 | |
| JP3501164B2 (ja) | 基板フレーム及びその割り溝形成方法 | |
| JP2957230B2 (ja) | 基板回路のリードピンの取付け方法 | |
| JPS62103560A (ja) | プリント基板分割用溝検知方法 | |
| JPS6159369U (ja) | ||
| JPS62176186A (ja) | プリント基板の製造方法 | |
| JP2528972Y2 (ja) | プリント基板 | |
| JPS6040316Y2 (ja) | 印刷配線板の輪郭加工用パタ−ン | |
| JPH05145204A (ja) | 印刷配線基板 | |
| JPH07153322A (ja) | テープ電線及びその製造方法 |