JPH0281155A - 幅拡張データの転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要〕 データ幅が拡張されたデータを装置間で転送する幅拡張
データの転送方式に関し。

装置間の信号線の数や回路規模を増大させることなく、
データ幅が拡張されたデータを高速に転送することを目
的とし。

アドレス信号線とデータ信号線とを用いて装置間でアド
レス指定をしつつデータ転送を行うシステムにおいて、
アドレス信号線でアドレス指定をしつつデータ信号線で
拡張ビット幅転送モード指定の特定パターンを送出し、
その後に該アドレス信号線およびデータ信号線の双方を
用いてデータ幅が拡張されたデータを転送するように構
成する。

〔産業上の利用分野〕

本発明はデータ幅が拡張されたデータを装置間で転送す
る幅拡張データの転送方式に関する。

〔従来の技術〕

従来のＤＭＡ転送方式を用いたシステムの構成例が第４
図に示される。第４図において、４は入出力チ中ネル装
置、５は主記憶装置、６はチャネル制御装置であり、チ
ャネル制御装置６は制御回路６１．アドレスレジスタ６
２．データレジスタ６３等を含み構成される。入出力チ
ャネル装置４とチャネル制御装置６間にはそれぞれ１６
ビントのアドレス線とデータ線、および制御信号線が張
られており、また主記憶装置５とチャネル制御装置６間
にはそれぞれ１６ビツトのメモリアドレス線とメモリデ
ータ線、および制御信号線が張られる。

この従来装置によるデータ転送手順が第５図を参照しつ
つ以下に説明される。第５図は入出力チャネル装置４．
主記憶装置５．チャネル制御装置６間で送受する信号の
タイムチャートである。

まず入出力チャネル装置４から主記憶装置５へのデータ
転送動作について説明する。入出力チャネル装ｆｆ１４
からアドレスＡＤＤおよびデータＤＡＴＡがチャネル制
御装置６に送られると共にサービスイン（Ｓｅｒｖｉｃ
ｅ　Ｉｎ）　Ｓ　ＲＶ　Ｉが制御回路６１に送出される
と、アドレスレジスタ６２がアドレスＡＤＤを、データ
レジスタ６３がデータＤＡＴＡをそれぞれ格納すると共
に、制御回路６１はバスリフニス）ＥＮＡを主記憶装置
５に送出する。

これに応じて主記憶装置５はメモリオーケーＭＯＫを制
御回路６１に返送する。これによりチャネル制御装置６
はアドレスレジスタ６２からメモリアドレスＭＡＤＤを
、データレジスタ６３からメモリデータＭＤＡＴＡをそ
れぞれ主記憶装置５に書き込む。

この後、制御回路６１はバスリクエストＥＮＡを送出を
停止し、入出力チャネル装ｆｆ４に対してサービスアウ
ト（Ｓｅｒｖｉｃｅ　０ｕｔ）　Ｓ　ＲＶ　Ｏを出力す
る。すると、入出力チャネル装置４はサービスインＳＲ
Ｖ　［を停止する。

次に主記憶装置５から入出力チャネル装Ｗ１４へのデー
タ転送動作について説明する。入出力チャネル装置４は
読み取りたいアドレスＡＤＤを指定して制御回路６１に
サービス人力ＳＲＶ　Ｉを送出する。制御回路６１はバ
スリフニス）ＥＮＡを主記憶装置５に送出し、それに応
じて主記憶装置５はメモリオーケーＭＯＫを返送する。

これによりチャネル制御装置６はアドレスレジスタ６２
からメモリアドレスＭＡＤＤを読み出し、そのアドレス
のメモリデータＭＤＡＴＡを主記憶装置Ｉ５から読み取
ってデータレジスタ６３に格納する。

このデータレジスタ６３の内容は入出力チャネル装置４
に読み出され、制御回路６１はサービスアウト５ＲＶＯ
を入出力チャネル装置４に出力し。

人出力チャネル装置４はサービスインＳＲＶ　ｌを停止
する。これにより主記憶装置５の所望のアドレスのデー
タが入出力チャネル装置４に送られる。

〔発明が解決しようとする課題〕

従来のシステムで、装置間で一度に送受されるデータの
データ幅を例えば１６ビツト幅から３２ビツト幅に拡張
しようとする場合、データ線（データバス）の数を串純
に１６本から３２本にする方法では９回路の主要素であ
るデータ回路部の回路規模が２倍となってしまい、イン
タフェース部の端子数も増加する。このように回路規模
および端子数が増大すると、装置をＬＳＩ化した場合。

装置が大型となってしまう、また装置間の信号線の数が
増大し、コスト高となる。

したがって本発明の目的は、装置間の信号線の数や回路
規模を増大させることなく、データ幅が拡張されたデー
タを高速に転送できる幅拡張データの転送方式を提供す
ることにある。

〔発明が解決しようとする課題〕

第１図は本発明に係る幅拡張データの転送方式の原理説
明図である０図中、Ｔｏ、７１は転送装置、７２はアド
レス信号線、７３はデータ信号線。

７４はアドレスレジスタ、７５はデータレジスタ７６は
転送モード検出回路、７７はデータ転送切替え制御回路
である。

本発明に係る幅拡張データの転送方式は、アドレス信号
線７２とデータ信号線７３とを用いて装置７０．７１間
でアドレス指定をしつつデータ転送を行うシステムにお
いて、アドレス信号線７２でアドレス措定をしつつデー
タ信号線７３で拡張ビット幅転送モード指定の特定パタ
ーンを送出し。

その後にアドレス信号線７２およびデータ信号線７３の
双方を用いてデータ幅が拡張されたデータを転送するよ
うに構成される。

を装置７１に転送する。このデータ幅が拡張されたデー
タはデータレジスタ７５に蓄積される。

〔作用〕

通常時には、装置７０．７１間ではアドレス信号線７２
を介してアドレス信号が、またデータ信号線７３を介し
てデータ信号が送受されてデータ転送が行われる。

一度に転送できるデータ幅を拡張したい場合には、まず
装置７０がアドレス信号線７２を介してアドレス信号を
送出すると同時に、データ信号線７３を介して、データ
幅が拡張されたモードに切り替わったことを指定する特
定パターンを送出する。この特定パターンは転送モード
検出回路７６で検出され、それに応じてデータ転送切替
え制御回路７７が転送モードをデータ幅拡張モードに切
り換える。

次いで、装置７０はアドレス信号線７２およびデータ信
号線７３の双方をデータ信号線として用いることによっ
て転送データ幅を拡張し、データ〔実施例〕 以下１図面を参照しつつ本発明の詳細な説明する。

本発明の一実施例としての幅拡張データの転送方式によ
るＤＭＡ転送システムが第２図に示される。第２図にお
いて、１はチャネル制御装置、２は入出力チャネル装置
、３は主記憶装置である。

このシステムでは、チャネル制御装置１が入出力チャネ
ル装置２とアドレスレジスタ１３とのデータ転送を仲介
制御している。

チャネル制御装置ｌと入出力チャネル装置２間には制御
信号線２１とバス線２２とが張られている。バス線２２
はアドレスバス２２＾とデータバス２２ｏとからなる。

データバス２２ｏは１６本のデータ信号線（１６ビツト
）と２本のパリティ信号線（２ビツト）とからなり、ア
ドレスバス２２＾は１６本のアドレス信号線（１６ビツ
ト）からなる。またチャネル制御装置１と主記憶装置３
間には制御信号線３１と１６ビツトのメモリアドレスバ
ス３２とメモリデータバス（＋パリティバス）３３とが
張られている。

チャネル制御装置ｌは、制御回路１１．転送モードパタ
ーン検出回路１２．アドレスレジスタ１３、データレジ
スタ１４．セレクタ１５．ゲート６１〜Ｇ７等を含み構
成されている。制御回路１１には入出力チャネル装置２
問および主記憶装置３間で制御信号を送受する制御信号
線２１．３１が接続される。制御回路１１は入出力チャ
ネル装置２と主記憶装置３間の制御信号の送受、チャネ
ル制御装置ｉｆｌ内のゲー）Ｇｌ−０７の開閉、あるい
はレジスタの書込み／続出し等の種々の制御を行う。

転送モードパターン検出回路１２には入出力チャネル装
置２からのデータバス２２ｏがゲートＧ７を介して接続
されており、転送モードパターン検出回路１２はこのデ
ータバス２２ｏを介して。

３２ビツト転送モードを指定する特定パターンである３
２ビツト転送モード指定パターンを受信したならば、そ
れを検出して制御回路１１に伝える。

転送モード指定パターンとしては１本実施例では全ビッ
ト（１６ビツト）が全て“Ｆ”で、かつパリティピット
が奇数パリティのビットパターンが使用される。なお１
６ビツト転送モードではパリティは偶数パリティになる
ものとする。

アドレスレジスタ１３にはアドレスバス２２ａがゲー）
Ｇｌを介して接続されており、それにより入出力チャネ
ル装置２から７ドレスＡＤＤが設定される。チャネル制
御装置６はこのアドレスＡＤＤをゲートＧ２とメモリア
ドレスバス３２を介して主記憶装置３に送る。

データレジスタ１４は３２ビツトのデータを格納できる
レジスタであり、そのデータ入力部には。

ゲートＧ３およびセレクタ１５を介して、データバス２
２ｏが接続される他、アドレスバス２２ムも接続されて
おり、それにより合計３２ビツトのデータが入力される
ようになっている。すなわち例えばデータバス２２０は
３２ビツトデータ中の下位１６ビツトに、またアドレス
バス２２ムは上位１６ビツトにそれぞれ割り当てられる
。このデータレジスタ１４のデータ入力部にはまた。主
記憶装置３から３２ビツト幅のメモリデータバス３２が
ゲートＧ５とセレクタ１５を介して接続される。

データレジスタ１４の３２ビツトのデータ出力部はゲー
トＧ６を介してメモリデータバス３３に接続されると共
に、ゲー）Ｇ４を介してバス線２２のアドレスバス２２
ムとデータバス２２ｏに接続される。

この実施例装置の動作が第３図を参照しつつ以下に説明
される。第３図はチャネル制御装置ｌ。

入出力チャネル装置２．主記憶装置３間で送受される信
号のタイムチャートである。

まず入出力チャネル装置２からチャネル制御装置ｌを介
して主記憶装置３にアドレスを指定して３２ビツトのデ
ータを一度に転送する動作を説明する。

入出力チャネル装置２は、まずアドレスバス２２＾を介
して書込みアドレスＡＤＤをチャネル制御装置ｌのアド
レスレジスタ１３に送ると共にデータバス２２ｏを介し
て３２ビツトモードへの切換えを指定する３２ビツト転
送モード指定パターン（すなわちオール“Ｆ”ビット＋
奇数パリティビットのパターン）を送出する。

転送モードパターン検出回路１２はデータバス２２ｏか
らの入カバターンの照合を行ってこの３２ビツト転送モ
ード指定パターンを検出し、転送モードが１６ビツト幅
データから３２ビツト幅データに拡張されたことを知り
、それを制御回路１１に通知する。一方、この間にアド
レスレジスタ１３には入出力チャネル装置２がらのアド
レスＡＤＤが格納される。

制御回路１１はサービスインＳＲＶ　Ｉに応じて主記憶
装置３にパスリフニス）ＥＮＡを送出する。

この間に入出力チャネル装置２は、先のアドレス指定お
よびモード指定に続くタイミングで、アドレスバス２２
ムとデータバス２２ｏの双方を用いて３２ビツト幅デー
タをチャネル制御装置１のデータレジスタ１４に向けて
一度に送出し、それにより３２ビツト幅のデータがデー
タレジスタ１４に格納される。

主記憶装置３はパスリフニス）ＥＮＡを受信すると、制
御回路１１にメモリオーケーＭＯＫを返送する。これに
よりチャネル制御装置６はメモリアドレスバス３２を介
してアドレスレジスタ１３から書込みメモリアドレスＭ
ＡＤＤを、またメモリデータバス３３を介してデータレ
ジスタ１４から３２ビツトのメモリデータＭＤＡＴＡを
それぞれ主記憶装置５に送って、当該アドレスに当該デ
ータを書き込む。

制御回路１１はメモリオーケーＭＯＫを受信するとバス
リクエストＥＮＡを停止し、入出力チャネル装Ｗ２にサ
ービスアウト５ＲＶＯを送出し。

それに応じて入出力チャネル装置２はサービスインＳＲ
Ｖ　１を停止し、転送処理を終了する。

次に主記憶装置３から入出力チ中ネル装置２に３２ビツ
トのデータを一度に転送する動作について説明する。ま
ず入出力チャネル装置２が、前述同様に、チャネル制御
装置１にアドレスバス２２ムを介してアドレスＡＤＤを
、またデータバス２２ｏを介して３２ビツト転送モード
指定パターンをそれぞれ送出する。

これにより制御回路１１は主記憶装置１２Ｆ３にバスリ
クエストＥＮＡを送出するとともにアドレスレジスタ１
３からメモリアドレスＭＡＤＤを送出する。主記憶装置
３はメモリオーケーＭＯＫを返送する。次いで、チャネ
ル制御装置Ｉは主記憶装置３のメモリアドレスＭＡＤＤ
がらメモリデータＭＤＡＴＡを読み取ってデータレジス
タ１４に格納する。

このデータレジスタ１４の３２ピントデータは更にアド
レスバス２２＾とデータバス２２ｏの双方を用いたバス
線２２を介して人出カチャネル装置２に転送される。制
御回路１１は最後にサービスアウト５ＲＶＯを入出力チ
ャネル装置２に送出し、入出力チャネル装置２はサービ
ス人力ＳＲＶ■を停止して転送処理を終了する。

また、従来と同様な１６ビツト幅データの転送を行う場
合には、入出力チャネル装置２は３２ビツト転送モード
指定パターンを送出せずに、従来と同様にアドレスバス
２２ムを介してアドレスＡＤＤを、データバス２２１１
を介して１６ビツトのデータＤＡＴＡを送出すればよく
、この場合、データレジスタ１４の下位１６ビツトが有
効データとして取り扱われる。

なお、上述の説明では各ゲー）Ｇｌ−０７の開閉動作に
ついては説明を略したが、これらは各動作に応じて制御
回路１１によって適宜開閉されるものであることは明白
である。

〔発明の効果〕

以上説明したように１本発明によれば、装置間のインタ
フェース信号線の本数を増やすことなく一度に転送でき
る転送データのデータ幅（ビット数）を増やすことがで
き、単位アクセス当たりの転送量が増え、よってデータ
の転送速度が向上すると共に、チャネル装置の転送アク
セス頻度が減るためＣＰＵの処理能力が向上する。また
装置を大型化することなく転送データ幅を増やせる。

【図面の簡単な説明】

第１図は本発明に係る原理説明図。 第２図は本発明に係る一実施例としての幅拡張データの
転送方式によるＤＭＡ転送システムの構成を示すブロッ
ク図。 第３図は第２図システムにおける信号のタイムチャート
。 第４図は従来の転送方式によるＤＭＡ転送信号の構成を
示す図、および。 第５図は第４図システムにおけるシステムのタイムチャ
ートである。 図において。 １．６−−チヤネル制御装置 ２．４・−人出力チャネル装置 ３．５−・主記憶装置 １１．６１−一制御回路 １２−転送モードパターン検出回路 １３．６２−−アドレスレジスタ １４゜ ２１゜ ２２ム ２２゜ ６３−・−データレジスタ セレクタ ｓ　１−ｖａ＠信号線 ・バス線 アドレスバス（１６ビツト） データバス（１６ビツト） メモリアドレスバス（１６ビツト） メモリデータバス（３２ビツト）

Claims (1)

1. 【特許請求の範囲】 アドレス信号線（７２）とデータ信号線（７３）とを用
   いて装置間でアドレス指定をしつつデータ転送を行うシ
   ステムにおいて、 該アドレス信号線（７２）でアドレス指定をしつつ該デ
   ータ信号線（７３）で拡張ビット幅転送モード指定の特
   定パターンを送出し、 その後に該アドレス信号線（７２）およびデータ信号線
   （７３）の双方を用いてデータ幅が拡張されたデータを
   転送することを特徴とする幅拡張データの転送方式。