JPH0283961A - 半導体装置の製造方法、それにより得られる半導体装置およびそれに用いる半導体ウエハ - Google Patents
半導体装置の製造方法、それにより得られる半導体装置およびそれに用いる半導体ウエハInfo
- Publication number
- JPH0283961A JPH0283961A JP63236155A JP23615588A JPH0283961A JP H0283961 A JPH0283961 A JP H0283961A JP 63236155 A JP63236155 A JP 63236155A JP 23615588 A JP23615588 A JP 23615588A JP H0283961 A JPH0283961 A JP H0283961A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- tab
- package
- pellet
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、超薄形パッケージ構造を備えた半導体装置に
適用して有効な技術に関するものである。
適用して有効な技術に関するものである。
近年、ＩＣカードや超薄形電子機器の普及に伴い、これ
らに実装される超薄形ＬＳＩパッケージの開発が進行し
ている。
らに実装される超薄形ＬＳＩパッケージの開発が進行し
ている。
上記超薄形ＬＳＩパッケージについては、例えば三菱電
機株式会社、１９８７年１２月発行、トリプル−ｘ −
（ＴＲＩＰＬＥ！ Ａ） ！＆Ｌｌ ８ （７） ｒ超
薄形２５６にビットＳＲＡＭＪに記載がある。
機株式会社、１９８７年１２月発行、トリプル−ｘ −
（ＴＲＩＰＬＥ！ Ａ） ！＆Ｌｌ ８ （７） ｒ超
薄形２５６にビットＳＲＡＭＪに記載がある。
上記文献に記載された超薄形ＬＳＩパッケージは、Ｖ
Ｓ ＯＰ （Ｖｅｒｙ Ｓｍａｌｌ ０ｕｔｌｉｎｅ
Ｐａｃｋａｇｅ）形のパッケージ構造を備え、パッケー
ジの厚さは１Ｍと、従来のＳＯＰの１／２以下の厚さに
なっている。
Ｓ ＯＰ （Ｖｅｒｙ Ｓｍａｌｌ ０ｕｔｌｉｎｅ
Ｐａｃｋａｇｅ）形のパッケージ構造を備え、パッケー
ジの厚さは１Ｍと、従来のＳＯＰの１／２以下の厚さに
なっている。
また、上記パッケージには、厚さ４００μｍの半導体ペ
レット （以下、ペレットという）が封止され、このペ
レットとインナリードとは、ワイヤを介して結線されて
いる。さらに、このワイヤの上端がパッケージ上面から
露出するのを防止するため、ペレットを搭載するタブ（
グイ・パッド）は、リードの下方に配置されている。
レット （以下、ペレットという）が封止され、このペ
レットとインナリードとは、ワイヤを介して結線されて
いる。さらに、このワイヤの上端がパッケージ上面から
露出するのを防止するため、ペレットを搭載するタブ（
グイ・パッド）は、リードの下方に配置されている。
本発明者の検討によれば、上記した従来の超薄形ＬＳＩ
パッケージには、下記のような問題がある。
パッケージには、下記のような問題がある。
すなわち、厚さＩｎまたはそれ以下の超薄形ＬＳＩパッ
ケージをトランスファモールド方式で製造する場合、そ
の金型のキャビティが極めて狭いため、キャビティ内に
注入された樹脂の流動性が低下し、タブと樹脂との界面
などにボイドが発生し易くなる。
ケージをトランスファモールド方式で製造する場合、そ
の金型のキャビティが極めて狭いため、キャビティ内に
注入された樹脂の流動性が低下し、タブと樹脂との界面
などにボイドが発生し易くなる。
これを防止するためには、低粘度の樹脂を用いてその流
動性を向上させるとともに、キャビティ内を流れる樹脂
の流動速度をペレット上とタブ下とで等しくする必要が
ある。
動性を向上させるとともに、キャビティ内を流れる樹脂
の流動速度をペレット上とタブ下とで等しくする必要が
ある。
ところが、上記した超薄形ＬＳＩパッケージは、ワイヤ
上端がパッケージから露出するのを防止するためにタブ
をリード面より下方に配置しているので、モールド時に
リードフレームを金型に挿入すると、タブと下型との隙
間が、ペレットと上型との隙間よりも狭くなってしまう
。
上端がパッケージから露出するのを防止するためにタブ
をリード面より下方に配置しているので、モールド時に
リードフレームを金型に挿入すると、タブと下型との隙
間が、ペレットと上型との隙間よりも狭くなってしまう
。
すると、キャビティ内に注入された樹脂が、隙間の狭い
タブ下よりも、隙間の広いペレット上に多く流入してタ
ブを下方に押し下げるため、タブと樹脂との界面などに
ボイドが発生したり、タブが変形してパッケージの下面
から露出したりするなどの不良が発生し、パッケージ製
造の歩留りが低下する。
タブ下よりも、隙間の広いペレット上に多く流入してタ
ブを下方に押し下げるため、タブと樹脂との界面などに
ボイドが発生したり、タブが変形してパッケージの下面
から露出したりするなどの不良が発生し、パッケージ製
造の歩留りが低下する。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、超薄形ＬＳＩパッケージの製造歩留り
を向上させることのできる技術を提供することにある。
り、その目的は、超薄形ＬＳＩパッケージの製造歩留り
を向上させることのできる技術を提供することにある。
本発明の他の目的は、超薄形ＬＳＩパッケージの信頼性
を向上させることのできる技術を提供することにある。
を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
すなわち、請求項１記載の発明は、厚さ１５０μｍまた
はそれ以下のリードフレームのタブにスリットを形成し
、厚さ２００μｍないし３５０μｍのペレットを接着剤
を介して前記タブ上に接合し、前記リードフレームと前
記ペレットとを結線するワイヤを、その高さが２００μ
ｍまたはそれ以下となるようにボンディングした後、そ
れらを厚さｌ ｍｔｓまたはそれ以Ｆの樹脂でモールド
する半導体装置の製造方法である。
はそれ以下のリードフレームのタブにスリットを形成し
、厚さ２００μｍないし３５０μｍのペレットを接着剤
を介して前記タブ上に接合し、前記リードフレームと前
記ペレットとを結線するワイヤを、その高さが２００μ
ｍまたはそれ以下となるようにボンディングした後、そ
れらを厚さｌ ｍｔｓまたはそれ以Ｆの樹脂でモールド
する半導体装置の製造方法である。
請求項２記載の発明は、厚さ１ ｉｌｌまたはそれ以下
のパッケージを備え、前記パッケージに封止された、厚
さ１５０μｍまたはそれ以下のタブにスリットが形成さ
れ、厚さ２０８μｍないし３５０μｍのペレットが接着
剤を介して前記タブ上に接合され、インナリードと前記
ペレットとを結線するワイヤの高さが２００μｍまたは
それ以下であり、前記ペレットの上方におけるパッケー
ジの厚さと、前記タブの下方におけるパッケージの厚さ
との差が５０μｍ以下の半導体装置である。
のパッケージを備え、前記パッケージに封止された、厚
さ１５０μｍまたはそれ以下のタブにスリットが形成さ
れ、厚さ２０８μｍないし３５０μｍのペレットが接着
剤を介して前記タブ上に接合され、インナリードと前記
ペレットとを結線するワイヤの高さが２００μｍまたは
それ以下であり、前記ペレットの上方におけるパッケー
ジの厚さと、前記タブの下方におけるパッケージの厚さ
との差が５０μｍ以下の半導体装置である。
請求項３記載の発明は、厚さが２００μｍないし３５０
μｍの半導体ウェハである。
μｍの半導体ウェハである。
〔作用〕
請求項１記載の発明によれば、タブからワイヤ上端まで
の距離が縮小されるため、ペレットをモールドする際、
タブと下型との隙間、およびペレットと上型との隙間を
広くすることができ、かつ、それらの隙間の広さをほぼ
等しくすることができる。
の距離が縮小されるため、ペレットをモールドする際、
タブと下型との隙間、およびペレットと上型との隙間を
広くすることができ、かつ、それらの隙間の広さをほぼ
等しくすることができる。
これにより、モールド時にキャビティ内を流れる樹脂の
流動性が向上するとともに、タブ下を流れる樹脂の量と
ペレット上を流れる樹脂の労が等しくなるため、ボイド
の発生やタブの変形を有効に防止することができ、厚さ
が１叩またはそれ以下の超薄形ＬＳＩパッケージを歩留
りよく製造することができる。
流動性が向上するとともに、タブ下を流れる樹脂の量と
ペレット上を流れる樹脂の労が等しくなるため、ボイド
の発生やタブの変形を有効に防止することができ、厚さ
が１叩またはそれ以下の超薄形ＬＳＩパッケージを歩留
りよく製造することができる。
なお、ペレットの厚さが３５０μｍ以上では、タブ下か
らワイヤ上端までの距離を僅かしか縮小できないので、
ボイドの発生やタブの変形を防止することができない。
らワイヤ上端までの距離を僅かしか縮小できないので、
ボイドの発生やタブの変形を防止することができない。
他方、ペレットの厚さが２００μｍ以下では、機械強度
が低下し、製造工程で欠けが生じたり、ハンドリングが
困難になったりするため、歩留りの向上が達成できない
。
が低下し、製造工程で欠けが生じたり、ハンドリングが
困難になったりするため、歩留りの向上が達成できない
。
請求項２記載の発明によれば、ペレットの上方における
パッケージの厚さ、およびタブの下方におけるパッケー
ジの厚さが大きくなるため、パッケージの耐湿性が向上
する。また、タブがスリットを介して複数の部分に分割
されるので、タブにかかる応力が分散され、この応力に
起因するパッケージのクラックを有効に防止することが
できる。
パッケージの厚さ、およびタブの下方におけるパッケー
ジの厚さが大きくなるため、パッケージの耐湿性が向上
する。また、タブがスリットを介して複数の部分に分割
されるので、タブにかかる応力が分散され、この応力に
起因するパッケージのクラックを有効に防止することが
できる。
その結果、厚さがｌ ｍｍまたはそれ以下の超薄形ＬＳ
Ｉパッケージの信頼性を向上させることができる。
Ｉパッケージの信頼性を向上させることができる。
請求項３記載の発明によれば、このペレットをリードフ
レームのタブに搭載してパッケージに封止することによ
り、タブからワイヤ上端までの距離を縮小することがで
きる。従って、ペレットをモールドする際、タブと下型
との隙間、およびペレットと上型との隙間を広くするこ
とができ、かつ、それらの隙間の広さをほぼ等しくする
ことができるため、厚さがｌ ｗまたはそれ以下の超薄
形ＬＳＩパッケージを歩留りよく製造することができる
。また、ベレ−１）の上方におけるパッケージの厚さ、
およびタブの下方におけるパッケージの厚さが大きくな
るため、パッケージの耐湿性が向上する。
レームのタブに搭載してパッケージに封止することによ
り、タブからワイヤ上端までの距離を縮小することがで
きる。従って、ペレットをモールドする際、タブと下型
との隙間、およびペレットと上型との隙間を広くするこ
とができ、かつ、それらの隙間の広さをほぼ等しくする
ことができるため、厚さがｌ ｗまたはそれ以下の超薄
形ＬＳＩパッケージを歩留りよく製造することができる
。また、ベレ−１）の上方におけるパッケージの厚さ、
およびタブの下方におけるパッケージの厚さが大きくな
るため、パッケージの耐湿性が向上する。
第１図は本発明の一実施例である半導体装置の要部断面
図、第２図はこの半導体装置に用いるリードフレームの
要部平面図、第３図（ａ）〜ら〕はこの半導体装置の製
造方法を示すリードフレームの要部断面図、第４図（ａ
）〜（Ｃ）は同じくこの半導体装置の製造方法を示す金
型の要部断面図である。
図、第２図はこの半導体装置に用いるリードフレームの
要部平面図、第３図（ａ）〜ら〕はこの半導体装置の製
造方法を示すリードフレームの要部断面図、第４図（ａ
）〜（Ｃ）は同じくこの半導体装置の製造方法を示す金
型の要部断面図である。
本実施例の半導体装置は、例えばＱ Ｆ Ｐ （Ｑｕａ
ｄＦｌａｔ Ｐａｃｋａｇｅ） であり、パッケージｌ
は、例えばンリコーン変性エポキシ樹脂にシリカなどの
フィラーを充填してその熱膨張係数をシリコンの熱膨張
係数に近づけた樹脂をトランスファモールドしたもので
ある。また、このパッケージｌを構成する上記樹脂は、
そ−ルド時の粘度が、例えば１ｘ１０’Ｐ（ポアズ）程
度となるような低粘度樹脂である。
ｄＦｌａｔ Ｐａｃｋａｇｅ） であり、パッケージｌ
は、例えばンリコーン変性エポキシ樹脂にシリカなどの
フィラーを充填してその熱膨張係数をシリコンの熱膨張
係数に近づけた樹脂をトランスファモールドしたもので
ある。また、このパッケージｌを構成する上記樹脂は、
そ−ルド時の粘度が、例えば１ｘ１０’Ｐ（ポアズ）程
度となるような低粘度樹脂である。
上記パッケージｌの寸法は、縦横各辺の長さが、例えば
１４＋ａｍであり、その厚さは、例えばｌ ｍ＋ａであ
る。このパッケージｌの側面には、人出力ピンおよび電
源ピンを構成する、例えば４４本の１３−ド２が外方に
延在し、ガルウィング状に折り曲げられでいる。
１４＋ａｍであり、その厚さは、例えばｌ ｍ＋ａであ
る。このパッケージｌの側面には、人出力ピンおよび電
源ピンを構成する、例えば４４本の１３−ド２が外方に
延在し、ガルウィング状に折り曲げられでいる。
パッケージ１の内部には、シリコン単結晶からなる半導
体ペレット３が封止されている。このペレット３の厚さ
は、例えば３００μｍであり、その上面が集積回路形成
面となっている。このペレット３は、シリコン単結晶の
インゴットをスライスして、例えば厚さ３００μｍの半
導体ウェハ（図示せず）を作成し、この半導体ウェハに
所定のプロセスで集積回路を形成した後、これをグイシ
ングしたものである。
体ペレット３が封止されている。このペレット３の厚さ
は、例えば３００μｍであり、その上面が集積回路形成
面となっている。このペレット３は、シリコン単結晶の
インゴットをスライスして、例えば厚さ３００μｍの半
導体ウェハ（図示せず）を作成し、この半導体ウェハに
所定のプロセスで集積回路を形成した後、これをグイシ
ングしたものである。
上記ペレット３の集積回路形成面には、例えば４メガビ
ットマスクＲＯＭなどのメモリＬＳＩ（図示せず）が形
成され、このメモ’ＪＬＳＩの表面には、極めて薄いポ
リイミド樹脂４が被覆されている。このポリイミド樹脂
４は、パッケージ１を構成する樹脂中の水分がメモリＬ
ＳＩに浸入するのを防止し、かつ、樹脂中のフィラーに
よって、メモ’ＪＬＳＩの表面が傷付けられるのを防止
するためのものである。
ットマスクＲＯＭなどのメモリＬＳＩ（図示せず）が形
成され、このメモ’ＪＬＳＩの表面には、極めて薄いポ
リイミド樹脂４が被覆されている。このポリイミド樹脂
４は、パッケージ１を構成する樹脂中の水分がメモリＬ
ＳＩに浸入するのを防止し、かつ、樹脂中のフィラーに
よって、メモ’ＪＬＳＩの表面が傷付けられるのを防止
するためのものである。
上記ペレット３は、例えば銀ペーストからなる薄い接着
剤５を介してタブ６に接合されている。
剤５を介してタブ６に接合されている。
このタブ６には、後述するスリット７が形成されている
。また、タブ６の厚さは、例えば１５０μｍである。一
方、接着剤５は、その膜厚を薄くする必要上、発泡性の
少ない材質のものが選択されている。なお、接着剤５を
ベークする際に溶剤が急激に膨張すると、接着剤５中に
気泡が発生し、その膜厚が大きくなってしまう。これを
防止するには、例えばクリーン・ルームに設置された開
放炉内で徐々に加熱を行う、キュア法を用いるとよい。
。また、タブ６の厚さは、例えば１５０μｍである。一
方、接着剤５は、その膜厚を薄くする必要上、発泡性の
少ない材質のものが選択されている。なお、接着剤５を
ベークする際に溶剤が急激に膨張すると、接着剤５中に
気泡が発生し、その膜厚が大きくなってしまう。これを
防止するには、例えばクリーン・ルームに設置された開
放炉内で徐々に加熱を行う、キュア法を用いるとよい。
例えば、銀ペーストからなる接着剤５をこのキュア法で
ベークすると、その膜厚を【０〜３０μｍ程度まで薄く
することができる。
ベークすると、その膜厚を【０〜３０μｍ程度まで薄く
することができる。
ペレット３と、パッケージｌ内のり−ド２とは、例えば
直径２５μｍの金線からなるワイヤ８を介して電気的に
接続されている。
直径２５μｍの金線からなるワイヤ８を介して電気的に
接続されている。
本実施例では、パッケージ１をモールドする際にワイヤ
８の上端がパッケージｌの上面から露出するのを防止す
るため、ペレット３の上面からワイヤ８の上端までの高
さ（ｈ）を、２００μｍまたはそれ以下とし、かつ、タ
ブ６をリード２の下方に配置している。
８の上端がパッケージｌの上面から露出するのを防止す
るため、ペレット３の上面からワイヤ８の上端までの高
さ（ｈ）を、２００μｍまたはそれ以下とし、かつ、タ
ブ６をリード２の下方に配置している。
このように、本実施例では、例えば厚さ１５０μｍのタ
ブ６上に、厚さ１０〜３０μｍの接着剤５を介して、厚
さ３００μｍのペレット３を搭載したことにより、タブ
６からワイヤ７の上端までの距離が、従来よりも小さく
なっている。
ブ６上に、厚さ１０〜３０μｍの接着剤５を介して、厚
さ３００μｍのペレット３を搭載したことにより、タブ
６からワイヤ７の上端までの距離が、従来よりも小さく
なっている。
その結果、ペレット３の上方におけるパッケージｌの厚
さ（Ａ）、およびタブ６の下方におけるパッケージ１の
厚さ（Ｂ）は、いずれも従来の超薄形ＬＳＩパッケージ
の場合よりも大きくなって、）る。また、厚さ（Ａ＞と
厚さ（Ｂ）との差（Ａ−Ｂ）は、５０μｍ以下と、はぼ
等しい厚さになっている。
さ（Ａ）、およびタブ６の下方におけるパッケージ１の
厚さ（Ｂ）は、いずれも従来の超薄形ＬＳＩパッケージ
の場合よりも大きくなって、）る。また、厚さ（Ａ＞と
厚さ（Ｂ）との差（Ａ−Ｂ）は、５０μｍ以下と、はぼ
等しい厚さになっている。
第２図は、本実施例の半導体装置の製造に用いるリード
フレーム９である。このリードフレーム９は、ペレット
３を搭載するタブ６と、タブ６を取り囲むダム１０と、
タブ６の四隅に形成されたタブ吊りリード１１と、タブ
６の周囲に放射状に配設された、例えば４４本のり一ド
２と、これらを取り囲む外枠部１２および内枠部１３か
らなる矩形枠とによって構成されている。
フレーム９である。このリードフレーム９は、ペレット
３を搭載するタブ６と、タブ６を取り囲むダム１０と、
タブ６の四隅に形成されたタブ吊りリード１１と、タブ
６の周囲に放射状に配設された、例えば４４本のり一ド
２と、これらを取り囲む外枠部１２および内枠部１３か
らなる矩形枠とによって構成されている。
リード２は、ダムＩＯの外側が外部リード、また、内側
が内部リードと呼ばれ、製品となった時点では、内部リ
ードがパッケージｌに封止され、外！ｆｆｌ Ｕ−ドが
パッケージｌの側面から外方に突出して外部端子を構成
するようになっている。
が内部リードと呼ばれ、製品となった時点では、内部リ
ードがパッケージｌに封止され、外！ｆｆｌ Ｕ−ドが
パッケージｌの側面から外方に突出して外部端子を構成
するようになっている。
外枠１１’ｌ！１２には、リードフレーム９の搬送時や
位置決め時のガイドとなるガイド孔１４がプレスなどに
よって打ち抜き形成されている。
位置決め時のガイドとなるガイド孔１４がプレスなどに
よって打ち抜き形成されている。
リードフレーム９は、上記した各部によって構成される
単位フレームを外枠部１２の延びる方向に複数配設した
、例えば７連のものをプレスなどによって一体的に形成
したものであり、その材質は、例えば４２アロイからな
り、その厚さは、例えば１５０μｍである。
単位フレームを外枠部１２の延びる方向に複数配設した
、例えば７連のものをプレスなどによって一体的に形成
したものであり、その材質は、例えば４２アロイからな
り、その厚さは、例えば１５０μｍである。
上記リードフレーム９のタブ６には、十文字状のスリッ
ト７が形成されている。すなわち、タブ６は、このスリ
ット７を介して４分割されている。
ト７が形成されている。すなわち、タブ６は、このスリ
ット７を介して４分割されている。
これは、例えばパッケージｌを構成する樹脂中の水分が
半田リフロー時に気化膨張した際にタブ６にかかる応力
を分散するための構成である。
半田リフロー時に気化膨張した際にタブ６にかかる応力
を分散するための構成である。
次に、上記リードフレーム９を用いたパッケージｌのモ
ールド工程を第３図（ａ）〜ｒｂ）、第４図（ａ）〜（
Ｃ１により説明する。
ールド工程を第３図（ａ）〜ｒｂ）、第４図（ａ）〜（
Ｃ１により説明する。
まず、例えば銀ペーストからなる接着剤５を用いてタブ
６上にペレット３を接合し、例えば１８０℃で接着剤５
をキュアする（第３図（ａ））。その際、例えば前記し
たキュア法を用いると、接着剤５の膜厚を１０〜３０μ
ｍ程度まで薄（することができる。
６上にペレット３を接合し、例えば１８０℃で接着剤５
をキュアする（第３図（ａ））。その際、例えば前記し
たキュア法を用いると、接着剤５の膜厚を１０〜３０μ
ｍ程度まで薄（することができる。
次に、図示しないワイヤボンディング装置を用いて、タ
ブ６とリード２との間に、例えば直径２５μｍの金線か
らなるワイヤ８をボンディングする（第３図（ｂ））。
ブ６とリード２との間に、例えば直径２５μｍの金線か
らなるワイヤ８をボンディングする（第３図（ｂ））。
その際、後述するモールド工程において、ワイヤ８の上
端がパッケージ１から露出するのを防ぐため、ペレツト
３の上面からワイヤ８の上端までの高さ（ｈ）が、２０
０μｍまたはそれ以下となるようにボンディングする。
端がパッケージ１から露出するのを防ぐため、ペレツト
３の上面からワイヤ８の上端までの高さ（ｈ）が、２０
０μｍまたはそれ以下となるようにボンディングする。
次に、第４図（ａ）に示すように、リードフレーム９を
トランスファモールド用の金型１５の所定位置に設置す
る。この金型１５のキャビティ１６内における上型１５
ａと下型１５ｂとの隙間は、例えば１ ｍｍである。な
お、このとき、ペレット３と上型ｔ５ａとの隙間（、Ａ
）と、タブ６と下金型１５ｂとの隙間（Ｂ）との差（Ａ
−Ｂ）が５０μｍ以下となるよう、あらかじめタブ吊り
リード１１を折り曲げることによって、タブ６をリード
２の下方に配置しておく。
トランスファモールド用の金型１５の所定位置に設置す
る。この金型１５のキャビティ１６内における上型１５
ａと下型１５ｂとの隙間は、例えば１ ｍｍである。な
お、このとき、ペレット３と上型ｔ５ａとの隙間（、Ａ
）と、タブ６と下金型１５ｂとの隙間（Ｂ）との差（Ａ
−Ｂ）が５０μｍ以下となるよう、あらかじめタブ吊り
リード１１を折り曲げることによって、タブ６をリード
２の下方に配置しておく。
次に、予備加熱したペレット状の樹脂１７をボッ）１８
に投入する。続いて、プランジャー１９を下降させ、溶
融した樹脂１７をランナー２０およびゲート２１を経て
キャビティ１６に注入する（第４図（ｂ））。
に投入する。続いて、プランジャー１９を下降させ、溶
融した樹脂１７をランナー２０およびゲート２１を経て
キャビティ１６に注入する（第４図（ｂ））。
最後に、キャビティ１６に注入された樹脂１６が硬化し
た後、金型１５を開き、リードフレーム９を取り出して
所定箇所を切断することにより、厚さが、例えば１ｍの
パッケージｌが完成する（第４図（Ｃ））。
た後、金型１５を開き、リードフレーム９を取り出して
所定箇所を切断することにより、厚さが、例えば１ｍの
パッケージｌが完成する（第４図（Ｃ））。
このように、本実施例によれば、下記のような効果を得
ることができる。
ることができる。
（１）１例えば厚さ１５０μｍのタブ６上に、厚さ１０
〜３０μｍの薄い接着剤５を介して、厚さ３００μｍの
ペレットを接合することにより、タブ６からワイヤ８の
上端までの距離が縮小されるため、ペレット３をモール
ドする際、タブ６と下型１５ｂとの隙間（Ｂ）、および
ペレット３と上型１５ａとの隙間（Ａ）を広くすること
ができ、かつ、それらの隙間の広さをほぼ等しくするこ
とができる。
〜３０μｍの薄い接着剤５を介して、厚さ３００μｍの
ペレットを接合することにより、タブ６からワイヤ８の
上端までの距離が縮小されるため、ペレット３をモール
ドする際、タブ６と下型１５ｂとの隙間（Ｂ）、および
ペレット３と上型１５ａとの隙間（Ａ）を広くすること
ができ、かつ、それらの隙間の広さをほぼ等しくするこ
とができる。
（２）、上記（１）により、モールド時にキャビティ１
６内を流れる樹脂１７の流動性が向上するとともに、タ
ブ６下を流れる樹脂１７の量とペレット３上を流れる樹
脂１７の量が等しくなるため、ボイドの発生やタブ６の
変形を有効に防止することができ、厚さが、例えば１ｍ
＋ｅのパッケージｌを歩留りよく製造することができる
。
６内を流れる樹脂１７の流動性が向上するとともに、タ
ブ６下を流れる樹脂１７の量とペレット３上を流れる樹
脂１７の量が等しくなるため、ボイドの発生やタブ６の
変形を有効に防止することができ、厚さが、例えば１ｍ
＋ｅのパッケージｌを歩留りよく製造することができる
。
（３）、タブ６からワイヤ８の上端までの距離が縮小さ
れた結果、ペレット３の上方におけるパッケージ１の厚
さ、およびタブの下方におけるパッケージの厚さが従来
よりも大きくなるため、パッケージ１の耐湿性が向上す
る。また、タブ６がスリット７を介して複数の部分に分
割されているので、タブ６にかかる応力が分散され、こ
の応力に起因するパブケージｌのクラックを有効に防止
することができる。
れた結果、ペレット３の上方におけるパッケージ１の厚
さ、およびタブの下方におけるパッケージの厚さが従来
よりも大きくなるため、パッケージ１の耐湿性が向上す
る。また、タブ６がスリット７を介して複数の部分に分
割されているので、タブ６にかかる応力が分散され、こ
の応力に起因するパブケージｌのクラックを有効に防止
することができる。
（４）、上記（３）により、厚さが、例えば１關のパッ
ケージ１を備えた半導体装置の信頼性が向上する。
ケージ１を備えた半導体装置の信頼性が向上する。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
すなわち、ペレット３の厚さは、３００μｍに限定され
るものではなく、２００〜３５０μｍの範囲内であれば
よい。
るものではなく、２００〜３５０μｍの範囲内であれば
よい。
前記実施例で用いたペレット３は、例えば厚さ３００μ
ｍの半導体ウェハに集積回路を形成した後、これをグイ
シングしたものであるが、これに限定されるものではな
く、例えば従来品と同じ４００μｍ厚のウェハに集積回
路を形成した後、その裏面を研磨して厚さ３００μｍに
加工したものを用いてもよい。
ｍの半導体ウェハに集積回路を形成した後、これをグイ
シングしたものであるが、これに限定されるものではな
く、例えば従来品と同じ４００μｍ厚のウェハに集積回
路を形成した後、その裏面を研磨して厚さ３００μｍに
加工したものを用いてもよい。
前記実施例のパッケージは、ＱＦＰであったが、これに
限定されるものではなく、例えば５ＯＰ（Ｓｆｆｌａｌ
ｌ ０ｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＳ ＯＪ （
Ｓｍａｌｌ ０ｕｔｌｉｎｅＪ−１ｅａｄ Ｐａｃｋａ
ｇｅ）であってもよい。
限定されるものではなく、例えば５ＯＰ（Ｓｆｆｌａｌ
ｌ ０ｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＳ ＯＪ （
Ｓｍａｌｌ ０ｕｔｌｉｎｅＪ−１ｅａｄ Ｐａｃｋａ
ｇｅ）であってもよい。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、厚さ１５０μｍまたはそれ以下のリードフレ
ームのタブにスリットを形成し、厚さ２００μｍないし
３５０μｍのペレットを接着剤を介して前記タブ上に接
合し、前記リードフレームと前記ペレットとを結線する
ワイヤを、その高さが２００μｍまたはそれ以下となる
ようにボンディングした後、それらを厚さ１ｍまたはそ
れ以下の樹脂でモールドする半導体装置の％！造方法に
よれば、厚さＩ ｍ＋ａまたはそれ以下の超薄形ＬＳＩ
バッケージを歩留りよく製造することができる。
ームのタブにスリットを形成し、厚さ２００μｍないし
３５０μｍのペレットを接着剤を介して前記タブ上に接
合し、前記リードフレームと前記ペレットとを結線する
ワイヤを、その高さが２００μｍまたはそれ以下となる
ようにボンディングした後、それらを厚さ１ｍまたはそ
れ以下の樹脂でモールドする半導体装置の％！造方法に
よれば、厚さＩ ｍ＋ａまたはそれ以下の超薄形ＬＳＩ
バッケージを歩留りよく製造することができる。
また、厚さＩ ｍｍまたはそれ以下のパッケージに封止
された、厚さ１５０μｍまたはそれ以下のタブにスリッ
トを形成し、厚さ２００μｍないし３５０μｍのペレッ
トを接着剤を介して前記タブ上に接合し、インナリード
と前記ペレットとを結線するワイヤの高さを２００μｍ
またはそれ以下にし、前記ペレットの上方におけるパッ
ケージの厚さと、前記タブの下方におけるパッケージの
厚さとの差を５０μｍ以下にした半導体装置によれば、
厚さｌｕまたはそれ以下の超薄形ＬＳＩパッケージの信
頼性を向上させることができる。
された、厚さ１５０μｍまたはそれ以下のタブにスリッ
トを形成し、厚さ２００μｍないし３５０μｍのペレッ
トを接着剤を介して前記タブ上に接合し、インナリード
と前記ペレットとを結線するワイヤの高さを２００μｍ
またはそれ以下にし、前記ペレットの上方におけるパッ
ケージの厚さと、前記タブの下方におけるパッケージの
厚さとの差を５０μｍ以下にした半導体装置によれば、
厚さｌｕまたはそれ以下の超薄形ＬＳＩパッケージの信
頼性を向上させることができる。
さらに、厚さ２００μｍないし３５０μｍの半導体ウェ
ハを用いることにより、上記した効果を得ることができ
る。
ハを用いることにより、上記した効果を得ることができ
る。
第１図は、本発明の一実施例である半導体装置の要部断
面図、 第２図は、この半導体装置に用いるリードフレームの要
部平面図、 第３図（ａ）〜ら）は、この半導体装置の製造方法を示
すリードフレームの要部断面図、 第４図（ａ）〜（Ｃ）は、同じくこの半導体装置の製造
方法を示す金型の要部断面図である。 １ ・ ・ ・パッケージ、２・ ・ ・リード、３・
・・半導体ペレット、４・・・ポリイミド樹脂、５接
着剤、６・・・タブ、７・・・スリット、８・・・ワイ
ヤ、９・・・リードフレーム、ＩＯ・・・ダム、１１・
・・タブ吊りリード、１２・・・外枠部、１３・・・内
枠部、１４・・・ガイド孔、１５・・・金型、１５ａ・
・・上型、１５ｂ・・・下型、１６・・・キャビティ、
１７・・・樹脂、１８・・・ポット、１９・・・プラン
ジャー ２０・・・ランナー ２１・・・ケート。 代理人 弁理士 筒 井 大 和
面図、 第２図は、この半導体装置に用いるリードフレームの要
部平面図、 第３図（ａ）〜ら）は、この半導体装置の製造方法を示
すリードフレームの要部断面図、 第４図（ａ）〜（Ｃ）は、同じくこの半導体装置の製造
方法を示す金型の要部断面図である。 １ ・ ・ ・パッケージ、２・ ・ ・リード、３・
・・半導体ペレット、４・・・ポリイミド樹脂、５接
着剤、６・・・タブ、７・・・スリット、８・・・ワイ
ヤ、９・・・リードフレーム、ＩＯ・・・ダム、１１・
・・タブ吊りリード、１２・・・外枠部、１３・・・内
枠部、１４・・・ガイド孔、１５・・・金型、１５ａ・
・・上型、１５ｂ・・・下型、１６・・・キャビティ、
１７・・・樹脂、１８・・・ポット、１９・・・プラン
ジャー ２０・・・ランナー ２１・・・ケート。 代理人 弁理士 筒 井 大 和
Claims (1)
- 【特許請求の範囲】 １、厚さ１５０μｍまたはそれ以下のリードフレームの
タブにスリットを形成し、厚さ２００μｍないし３５０
μｍの半導体ペレットを接着剤を介して前記タブ上に接
合し、前記リードフレームと前記半導体ペレットとを結
線するワイヤを、その高さが２００μｍまたはそれ以下
となるようにボンディングした後、それらを厚さ１ｍｍ
またはそれ以下の樹脂でモールドすることを特徴とする
半導体装置の製造方法。 ２、厚さ１ｍｍまたはそれ以下のパッケージを備え、前
記パッケージに封止された、厚さ１５０μｍまたはそれ
以下のタブにスリットが形成され、厚さ２００μｍない
し３５０μｍの半導体ペレットが接着剤を介して前記タ
ブ上に接合され、リードと前記半導体ペレットとを結線
するワイヤの高さが２００μｍまたはそれ以下であり、
前記半導体ペレットの上方におけるパッケージの厚さと
、前記タブの下方におけるパッケージの厚さとの差が５
０μ以下であることを特徴とする請求項１記載の半導体
装置の製造方法により得られる半導体装置。 ３、厚さが２００μｍないし３５０μｍであることを特
徴とする請求項１記載の半導体装置の製造方法に用いる
半導体ウェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236155A JP2873009B2 (ja) | 1988-09-20 | 1988-09-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236155A JP2873009B2 (ja) | 1988-09-20 | 1988-09-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0283961A true JPH0283961A (ja) | 1990-03-26 |
| JP2873009B2 JP2873009B2 (ja) | 1999-03-24 |
Family
ID=16996579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63236155A Expired - Lifetime JP2873009B2 (ja) | 1988-09-20 | 1988-09-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2873009B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378656A (en) * | 1992-03-27 | 1995-01-03 | Hitachi, Ltd. | Leadframe, semiconductor integrated circuit device using the same, and method of and process for fabricating the same |
| JPH08125097A (ja) * | 1994-10-27 | 1996-05-17 | Nec Corp | リードフレーム |
| JPH08125385A (ja) * | 1994-10-25 | 1996-05-17 | Nec Corp | チップ部品供給装置 |
| JP2015176907A (ja) * | 2014-03-13 | 2015-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2018121083A (ja) * | 2018-05-01 | 2018-08-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5853852A (ja) * | 1981-09-25 | 1983-03-30 | Toshiba Corp | 半導体装置 |
| JPS58140141A (ja) * | 1982-02-16 | 1983-08-19 | Nec Corp | 樹脂封止型半導体装置 |
| JPS6042735U (ja) * | 1983-08-31 | 1985-03-26 | 日本電気株式会社 | 半導体装置 |
| JPS617038U (ja) * | 1984-06-18 | 1986-01-16 | 日本電気株式会社 | 樹脂封止型半導体装置 |
| JPS6274344U (ja) * | 1985-10-30 | 1987-05-13 |
-
1988
- 1988-09-20 JP JP63236155A patent/JP2873009B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5853852A (ja) * | 1981-09-25 | 1983-03-30 | Toshiba Corp | 半導体装置 |
| JPS58140141A (ja) * | 1982-02-16 | 1983-08-19 | Nec Corp | 樹脂封止型半導体装置 |
| JPS6042735U (ja) * | 1983-08-31 | 1985-03-26 | 日本電気株式会社 | 半導体装置 |
| JPS617038U (ja) * | 1984-06-18 | 1986-01-16 | 日本電気株式会社 | 樹脂封止型半導体装置 |
| JPS6274344U (ja) * | 1985-10-30 | 1987-05-13 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378656A (en) * | 1992-03-27 | 1995-01-03 | Hitachi, Ltd. | Leadframe, semiconductor integrated circuit device using the same, and method of and process for fabricating the same |
| US5637913A (en) * | 1992-03-27 | 1997-06-10 | Hitachi, Ltd. | Leadframe semiconductor integrated circuit device using the same and method of and process for fabricating the two |
| JPH08125385A (ja) * | 1994-10-25 | 1996-05-17 | Nec Corp | チップ部品供給装置 |
| JPH08125097A (ja) * | 1994-10-27 | 1996-05-17 | Nec Corp | リードフレーム |
| JP2015176907A (ja) * | 2014-03-13 | 2015-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10032700B2 (en) | 2014-03-13 | 2018-07-24 | Renesas Electronics Corporation | Positional relationship among components of semiconductor device |
| US10461020B2 (en) | 2014-03-13 | 2019-10-29 | Renesas Electronics Corporation | Positional relationship among components of semiconductor device |
| US10796983B2 (en) | 2014-03-13 | 2020-10-06 | Renesas Electronics Corporation | Positional relationship among components of semiconductor device |
| JP2018121083A (ja) * | 2018-05-01 | 2018-08-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2873009B2 (ja) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100462105B1 (ko) | 수지밀봉형 반도체장치의 제조방법 | |
| CN100390990C (zh) | 堆叠多芯片封装和制造堆叠多芯片封装的方法 | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| US5256598A (en) | Shrink accommodating lead frame | |
| JPH0878605A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| JP2017028333A (ja) | 半導体装置の製造方法 | |
| JP2001274316A (ja) | 半導体装置及びその製造方法 | |
| KR20000017634A (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI236740B (en) | Chip package structure | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2677632B2 (ja) | 超薄型表面実装樹脂封止半導体装置 | |
| JPH0283961A (ja) | 半導体装置の製造方法、それにより得られる半導体装置およびそれに用いる半導体ウエハ | |
| JP2555428B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JP2003243598A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPH08264569A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3404438B2 (ja) | 半導体装置及びその製造方法 | |
| TWI234213B (en) | Chip package structure and process for fabricating the same | |
| JPH0269945A (ja) | 半導体装置及びその製造方法 | |
| JPH0637126A (ja) | レジンモールド型半導体装置及びその製法 | |
| TWI236123B (en) | Semiconductor package with lead frame | |
| JP4002235B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JPH1092967A (ja) | 底面突起状端子配列型集積回路装置及びその製造方法 | |
| JPH02119147A (ja) | 樹脂封止型半導体装置の製法 | |
| JPH02202042A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |