JPH0287553A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0287553A JPH0287553A JP23923088A JP23923088A JPH0287553A JP H0287553 A JPH0287553 A JP H0287553A JP 23923088 A JP23923088 A JP 23923088A JP 23923088 A JP23923088 A JP 23923088A JP H0287553 A JPH0287553 A JP H0287553A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- aluminum
- film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims abstract description 46
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 abstract description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 3
- 238000005336 cracking Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に多層配線を有する
半導体装置に関する。
半導体装置に関する。
半導体集積回路の高集積化技術の一つとして多層配線が
用いられている。
用いられている。
第２図（ａ＞、（ｂ）は従来の半導体集積回路の一例を
説明するための半導体チップのレイアウト図及びＢ−Ｂ
’線断面図である。
説明するための半導体チップのレイアウト図及びＢ−Ｂ
’線断面図である。
第２図（ａ）、（ｂ）に示すようにＰ型シリコン基板１
の上にゲート絶縁膜２を介して形成したゲート電極３と
、ゲート電極３に整合してＰ型シリコン基板１内に設け
たＮ型拡散領域４と、ゲート環ｆ！３を含む表面に設、
けな酸化シリコン膜５と、酸化シリコン膜５の上に設け
た下層配線のアルミニウム配線６と、アルミニウム線６
を含む表面に設けた酸化シリコン膜７と、酸化シリコン
膜７の上に設けた上層配線のアルミニウム膜１０とを有
している。
の上にゲート絶縁膜２を介して形成したゲート電極３と
、ゲート電極３に整合してＰ型シリコン基板１内に設け
たＮ型拡散領域４と、ゲート環ｆ！３を含む表面に設、
けな酸化シリコン膜５と、酸化シリコン膜５の上に設け
た下層配線のアルミニウム配線６と、アルミニウム線６
を含む表面に設けた酸化シリコン膜７と、酸化シリコン
膜７の上に設けた上層配線のアルミニウム膜１０とを有
している。
上述した従来の半導体集積回路装置は、下層配線の段差
部と下地の段差部が一致すると層間絶縁膜にも急勾配の
段差部を生じ、層間絶縁膜上に設けた上層配線に段差に
よる亀裂や断線を発生し、半導体集積回路の信頼性を低
下させるという問題点があった。このような段差を緩和
させるためには、下層配線の端部を下地の段差部より離
して設けるように設計することが必要で集積度が上らな
いという問題点がある。
部と下地の段差部が一致すると層間絶縁膜にも急勾配の
段差部を生じ、層間絶縁膜上に設けた上層配線に段差に
よる亀裂や断線を発生し、半導体集積回路の信頼性を低
下させるという問題点があった。このような段差を緩和
させるためには、下層配線の端部を下地の段差部より離
して設けるように設計することが必要で集積度が上らな
いという問題点がある。
また、この半導体集積回路の表面を覆うのは絶縁物のみ
であるため外部からのα線混入による回路内の論理値変
動や抵抗の温度上昇による動作不良等の障害が発生して
いた。
であるため外部からのα線混入による回路内の論理値変
動や抵抗の温度上昇による動作不良等の障害が発生して
いた。
本発明の半導体集積回路装置は、多層配線を有する半導
体集積回路において、下層配線と、前記下層配線を含む
表面に設けた第１の層間絶縁膜と、前記下層配線パター
ン上の領域以外の領域の前記第１の層間絶縁膜上に設け
た中間導体層と、前記中間導体層を含む表面に設けた第
２の層間絶縁膜と、前記第２の層間絶縁膜上に設けた上
層配線とを含んで構成される。
体集積回路において、下層配線と、前記下層配線を含む
表面に設けた第１の層間絶縁膜と、前記下層配線パター
ン上の領域以外の領域の前記第１の層間絶縁膜上に設け
た中間導体層と、前記中間導体層を含む表面に設けた第
２の層間絶縁膜と、前記第２の層間絶縁膜上に設けた上
層配線とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）、（ｂ）は本発明の一実施例を説明するた
めの半導体チップのレイアウト図及びＡ−Ａ′線断面図
である。
めの半導体チップのレイアウト図及びＡ−Ａ′線断面図
である。
第１図（ａ＞、（ｂ）に示すように、Ｐ型シリコン基板
１の上にゲート絶縁膜２を介してゲート電極３を選択的
に設け、ゲート電極３に整合してＰ型シリコン基板１内
にＮ型拡散領域４を設ける。次に、ゲート電極３を含む
表面に酸化シリコン膜５を堆積し、酸化シリコン膜５の
上にアルミニウム層を堆積して、これを選択的にエツチ
ングし、アルミニウム配線６を形成し下層配線とする。
１の上にゲート絶縁膜２を介してゲート電極３を選択的
に設け、ゲート電極３に整合してＰ型シリコン基板１内
にＮ型拡散領域４を設ける。次に、ゲート電極３を含む
表面に酸化シリコン膜５を堆積し、酸化シリコン膜５の
上にアルミニウム層を堆積して、これを選択的にエツチ
ングし、アルミニウム配線６を形成し下層配線とする。
次に、アルミニウム配線６を含む表面に第１の層間絶縁
膜として酸化シリコン膜７を設ける。
膜として酸化シリコン膜７を設ける。
次に、酸化シリコン膜７の上にアルミニウム配線６とほ
ぼ同じ膜厚のアルミニウム層を堆積し、アルミニウム配
線６が占めるパターン上の前記アルミニウム層を選択的
にエツチングして中間導体層８を形成する。次に、中間
導体層８を含む表面に第２の層間絶縁膜として酸化シリ
コン膜９を堆積し、中間導体層８の上の酸化シリコンＭ
９を選択的にエツチングして開孔部を設ける。次に前記
開孔部を含む表面にアルミニウム層を堆積し、これを選
択的にエツチングして前記開孔部の中間導体層８と電気
的に接続する上層綿線としてアルミニウム配線１０を形
成する。
ぼ同じ膜厚のアルミニウム層を堆積し、アルミニウム配
線６が占めるパターン上の前記アルミニウム層を選択的
にエツチングして中間導体層８を形成する。次に、中間
導体層８を含む表面に第２の層間絶縁膜として酸化シリ
コン膜９を堆積し、中間導体層８の上の酸化シリコンＭ
９を選択的にエツチングして開孔部を設ける。次に前記
開孔部を含む表面にアルミニウム層を堆積し、これを選
択的にエツチングして前記開孔部の中間導体層８と電気
的に接続する上層綿線としてアルミニウム配線１０を形
成する。
ここで、中間導体層８を形成するためのマスクは、アル
ミニウム配線６を形成するためのマスクパターンを反転
し、各部分・を数μｍ痩せさせたものを使用する。
ミニウム配線６を形成するためのマスクパターンを反転
し、各部分・を数μｍ痩せさせたものを使用する。
なお、ここで、酸化シリコン膜５，７．９のいずれかの
代りにＰＳＧ（リン・シリカ・ガラス）膜又は窒化シリ
コン膜等を用いても良く、アルミニウム配線６，１０及
び中間導体層８のアルミニウム膜の代りに多結晶シリコ
ン膜又は高融点金属膜又は高融点金属硅化物膜等を用い
ても良い。
代りにＰＳＧ（リン・シリカ・ガラス）膜又は窒化シリ
コン膜等を用いても良く、アルミニウム配線６，１０及
び中間導体層８のアルミニウム膜の代りに多結晶シリコ
ン膜又は高融点金属膜又は高融点金属硅化物膜等を用い
ても良い。
以上説明したように本発明は、下層配線上に設けた第１
の層間絶縁膜の上に下層配線と逆パターン（但し電極引
出部を除く）を有する中間導体層を設けることにより、
下層配線の下地を含む段差を緩和し、第２の層間絶縁膜
上に設けた上層配線の段差による亀裂や断線の発生を防
ぎ半導・体集績回路の信頼性を向上させるという効果を
有する。
の層間絶縁膜の上に下層配線と逆パターン（但し電極引
出部を除く）を有する中間導体層を設けることにより、
下層配線の下地を含む段差を緩和し、第２の層間絶縁膜
上に設けた上層配線の段差による亀裂や断線の発生を防
ぎ半導・体集績回路の信頼性を向上させるという効果を
有する。
また、上層配線及び中間導体層を接地することにより、
外部からのα線侵入に対するシールド効果があり、放熱
効果も高められるという効果がある。
外部からのα線侵入に対するシールド効果があり、放熱
効果も高められるという効果がある。
第１図（ａ）、（ｂ）は本発明の一実施例を説明するた
めの半導体チップのレイアウト図及びＡ−Ａ′線断面図
、第２図（ａ）、（ｂ）は従来の半導体集積回路の一例
を説明するための半導体チップのレイアウト図及びＢ−
Ｂ’線断面図である。 １・・・Ｐ型シリコン基板、２・・・ゲート絶縁膜、３
・・・ゲート電極、４・・・Ｎ型拡散領域、５・・・酸
化シリコン膜、６・・・アルミニウム配線、７・・・酸
化シリコン膜、８・・・中間導体層、９・・・酸化シリ
コン膜、０・・・アルミニウム膜。
めの半導体チップのレイアウト図及びＡ−Ａ′線断面図
、第２図（ａ）、（ｂ）は従来の半導体集積回路の一例
を説明するための半導体チップのレイアウト図及びＢ−
Ｂ’線断面図である。 １・・・Ｐ型シリコン基板、２・・・ゲート絶縁膜、３
・・・ゲート電極、４・・・Ｎ型拡散領域、５・・・酸
化シリコン膜、６・・・アルミニウム配線、７・・・酸
化シリコン膜、８・・・中間導体層、９・・・酸化シリ
コン膜、０・・・アルミニウム膜。
Claims (1)
- 多層配線を有する半導体集積回路において、下層配線と
、前記下層配線を含む表面に設けた第１の層間絶縁膜と
、前記下層配線パターンの領域以外の領域の前記第１の
層間絶縁膜上に設けた中間導体層と、前記中間導体層を
含む表面に設けた第２の層間絶縁膜と、前記第２の層間
絶縁膜上に設けた上層配線とを含むことを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23923088A JPH0287553A (ja) | 1988-09-22 | 1988-09-22 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23923088A JPH0287553A (ja) | 1988-09-22 | 1988-09-22 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0287553A true JPH0287553A (ja) | 1990-03-28 |
Family
ID=17041684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23923088A Pending JPH0287553A (ja) | 1988-09-22 | 1988-09-22 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0287553A (ja) |
-
1988
- 1988-09-22 JP JP23923088A patent/JPH0287553A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| KR0146013B1 (ko) | 집적 회로 | |
| US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US5023699A (en) | Resin molded type semiconductor device having a conductor film | |
| JPH05274993A (ja) | 電気的にプログラム可能なアンチヒューズ素子 | |
| JP2919488B2 (ja) | 半導体集積回路装置 | |
| JPS6248892B2 (ja) | ||
| EP0243034B1 (en) | Programmable bonding pad | |
| US4544941A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| JPS59144171A (ja) | 半導体集積回路装置 | |
| JPH0287553A (ja) | 半導体集積回路 | |
| JPH08204002A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01262654A (ja) | 半導体装置 | |
| JPH0286160A (ja) | 半導体装置 | |
| JP2559102B2 (ja) | 半導体装置 | |
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPS6153756A (ja) | 半導体装置 | |
| JPH0574957A (ja) | 半導体装置 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JPS6235540A (ja) | 半導体装置 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH09213789A (ja) | 半導体装置 | |
| JPH02192145A (ja) | 半導体装置 | |
| JPH0258367A (ja) | 半導体装置 | |
| JPH07106417A (ja) | 半導体集積回路装置 |