JPH03104221A - 半導体集積回路表面の全体的平面化方法 - Google Patents

半導体集積回路表面の全体的平面化方法

Info

Publication number
JPH03104221A
JPH03104221A JP2236917A JP23691790A JPH03104221A JP H03104221 A JPH03104221 A JP H03104221A JP 2236917 A JP2236917 A JP 2236917A JP 23691790 A JP23691790 A JP 23691790A JP H03104221 A JPH03104221 A JP H03104221A
Authority
JP
Japan
Prior art keywords
layer
etching
photoresist
anisotropic
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2236917A
Other languages
English (en)
Other versions
JP3174049B2 (ja
Inventor
Virinder-Singh Grewal
フイリンダーシング、グレワール
Klaus-Dieter Menz
クラウスデイーター、メンツ
Ronald Huber
ロナルト、フーバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH03104221A publication Critical patent/JPH03104221A/ja
Application granted granted Critical
Publication of JP3174049B2 publication Critical patent/JP3174049B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06Planarisation of inorganic insulating materials
    • H10P95/062Planarisation of inorganic insulating materials involving a dielectric removal step
    • H10P95/064Planarisation of inorganic insulating materials involving a dielectric removal step the removal being chemical etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/092Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、局部的に平面化された酸化層を写真技術及び
平面化可能の補助層の使用下に再エッチソグすることよ
りなる、半導体集積回路の表面を全体的に平面化する方
法に関する。
〔従来の技術〕
平面化可能の補助層としてフォトレジストを使用するこ
の種の方法は例えば「アイ・イー・イー・イー・トラン
サクション・セミコンダクター・マニュファクチュアリ
ング(IE[!E Transaction on S
emiconductor Manufacturin
g) J第1巻、第4号、1988年11月、第140
〜145頁に掲載されているシェルドン(D. J. 
Sheldon)その他の報告書から読み取ることがで
きる. VLSI (= very  large  scal
e  integration一超大規模集積)回路に
おける実装密度が大きくなるにつれて、一層広範囲に全
体的な平面化が必要となる.また使用される平面の数が
増大するにつれて平面化すべき段は明らかに増え、これ
はとりわけ金属被覆に亀裂又は短絡を生ぜしめ、またこ
こで使用されるウエハのステンパーの焦点深度に関し種
々の問題を生せしめる. すべてのウエハのチップ表面に及ぶ平面化(一全面的な
平面化)を行う仕上げに適した方法はこれまで開発され
ていない. 冒頭に記載したフォトレジスト技術(シェルドンの報告
)以外に、アダムズ(^. C. Adams)及びカ
ピオ(C. D. Capio)の報告書「ジャーナル
・オブ・エレクトロケミカル・ソサイエティ(J. H
iectroche+*. Soc. ) J Sol
id State Science and Tech
no1ogy版、1981年2月、第423〜429頁
からは、例えばボジ型フォトレジストからなる補助層を
有する燐ドーブされた酸化珪素層の平面化処理及び再エ
ッチングが公知であるが、これは確かに良好な平面化結
果をもたらすとはいえ、全体的な平面化とは云えない.
この種のレジスト再エッチング法にとって典型的な減衰
の長さは10μ一の範囲である. 同様のことは、レーゲンスプルク(Regensbur
g)で1989年2月27日から1989年3月3日ま
で開催されたDAGv会議で″Trends and 
New^pplications in Thin F
il+ms   ( 1 9 8 9年lO月″Thi
n Films″に掲it)としてスピンドラー(0.
 Sc+indler)及びノイライター(B. Ne
ureither)により報告された平面化方法につい
ても云える.そこに示されている、同一の装置内で酸化
珪素の析出と再エッチングとを実施する精密度5000
の適用材料を使用しての平面化法では、4μ一の減衰長
さが生じる. 更に酸化層を機械的に研磨することによる全体的平面化
方法も公知であるが、これには付加的な研磨装置が必要
である.同様に付加的なダミーメタル又は酸化物の軌道
を使用する平面化方法も存在する. 最後にカワイ(M.[a@ai)その他による″Con
t.Band der V−MICκonferenz
”1988年6月13日/14日、第419〜425真
の報告書から、平面化処理用材料としてのスピン−オン
−グラス(Spin−On−Glas)が公知である.
〔発明が解決しようとする課題〕 本発明の課題は、上記の各公知方法における欠点を回避
し、また特に公知の仕上げ技術に適切な装置を使用して
全体的平面化を行うことのできる平面化方法を提供する
ことにある. 〔課題を解決するための手段〕 この課題は本発明によれば、 a)構造化された平面化すべき層までがその下に存在す
る担体平面と共に仕上げられているデバイスから出発し
て、まず局部的に平面化された酸化珪素層を製造する局
部的平面化を実施し、その際構造物がもたらす平面によ
って覆われていない全領域の局部的な平面化後における
酸化珪素残層の厚さd,は構造物の段の高さd,よりも
大きく、 b)局部的に平面化された平面に対して逆位にフォトレ
ジスト構造物を製造する写真技術処理を実施し、その幅
はこの構造物によって限定される酸化物溝の幅よりも小
さく、 C) こうして製造された装置上に、後に実施する異方
性エッチングとの関連においてそのエッチング速度がフ
ォトレジストのそれよりも大きくまた酸化珪素層のそれ
とほぼ等しいように選択された良好に粘着性でかつ平面
化可能の補助層を施すことにより、平面化可能の補助層
を製造し、 d)異方性再エッチング処理を行い、その際層厚の削取
は、構造物領域上の酸化物表面がレジスト面の下の再エ
ッチングされていない酸化物層の水準面にほぼ一致する
ように選択し、e) レジストを除去した後その表面を
等方性エッチングにより過度にエッチングすることによ
りフォトレジスト層の除去及び次の補助層残分の除去を
実施し、その際異方性エッチングにより生じた損傷層を
付加的に除去する 各処理工程により解決される. 〔発明の効果〕 これらの個々の処理工程を組み合わせることによって、
高価な制御費用をかけることなく良好に仕上げることが
できる. 本発明に基づく方法により、構造物が形戒する多くの平
面を有する半導体高密度集積回路を製造することができ
る。
〔実施態様〕
平らにすべき構造化された平面として金属被覆平面又は
多結晶シリコン平面を使用し、処理工程e)に引続き酸
化珪素層を所望の絶縁厚さd,まで施すことは本発明の
枠内にある.しかし平らにすべき構造化された平面とし
て表面に溝を有する担体平面(いわゆるShallow
 Trench Plane一浅い溝の平面)を使用す
ることもできる.この場合異方性再エッチングに際して
の層厚の削取は構造物表面が露出するまで行う.この場
合次の過エッチング処理は省略する. 本発明の他の実施態様は請求項5以下に記載する. 〔実施例〕 次に第1図ないし第5図に基づき本発明を詳述する. すべての図面において同一部分は同じ符号で示す. 星土旦: 符号2は、担体平面l上に存在する絶縁及び
平面化すべき、例えばアルミニウムからなっていてもよ
い構造化された層を示す.局部的平面化は例えばすでに
記載したAMT精密度5000ユニットの場合、以下の
ようにして実施することができる. (1)テトラエチルオルト珪酸塩をプラズマ中で分解す
ることにより酸化珪素層を全面的に同し形で析出させる
(2)酸化物側面を勾配をつけるためにエッチングする
. (3)第2の酸化物を析出させる. (4)酸化物を予定の厚さに再エッチングする.これら
の処理を反復実施することにより酸化物3が得られる.
局部的な平面化後の酸化珪素の残厚さd,は、構造物が
形或する平面によって覆われていないすべてのwi域で
構造物2の段の高さd,よりも大きくなければならない
.図中に示した側面の角度αは実施された平面化の程度
を示すものである. 星主園:  この時点で局部的に平面化された平面2に
対して逆位にフォトレジスト構造物4を製造する.これ
は異方性エッチング(第4図参照)の際に、溝の凹部に
ある酸化物を遮蔽する作用を有する.この場合局部的平
面化(第1図参照)によって形或されるレジスト被覆は
、広い間隙I及び■におけるのとは異なり■及び■で示
した狭い間隙では生じないことに注意すべきである.レ
ジスト被覆が形戒される臨界間隙幅を考慮して、特に構
造物の厚さ、局部的平面化後の酸化物の残厚さ、側面角
α、補助千面4の最小レジストゲート幅並びに使用した
技術の調整及び寸法誤差を割り出す.フォトレジスト(
4)を施す際に適当な当て盤を使用することによって、
レジストが酸化物側面を覆わないことが保証される.さ
もなければ異方性再エッチング後酸化物の突出部が残留
する可能性がある.当て盤は先に記載した同じデータか
ら算出される. 局部的平面化によって充填されない臨界間隙幅以下の間
隙は、次の平面化(第4図)によって十分に平らにされ
る.精密度5000の局部的平面化を使用する慣用の1
μscMOs論理回路処理法に関しては、金属被覆面の
場合5μ箇範囲内の臨界間隙幅が計算される. 星主星:  フォトレジスト帯域4を得た後、例えばス
ビンーオンーグラスからなる良好に接着性でかつ平面化
可能の補助層6を施す.この補助層がスピン−オン−グ
ラスからなっていない場合には、他の材料を選択するに
当たって、この補助層のエッチング速度が次の異方性再
エッチングとの関連においてフォトレジスト4のエッチ
ング速度より早くまた酸化珪素層3のそれとほぼ同じで
ある点に配慮すべきである. 見土亘: こうして得られた積層体を異方性的に例えば
AME−HEX多盤エッチング装置(Pa.Appli
ed Material Equipment)内で、
構造物領域2上の酸化物表面がレジスト面4の下の再エ
ッチングされない酸化物の水準面とほぼ等しくなるまで
再エッチングする.このエッチングは例えば一定時間で
(終点の認識なしに)行うことができる.ほぼ同率の酸
化物3と補助I17のエッチング速度がほぼ同じであり
、レジスト4のエッチング速度が遅いことからこの再エ
ッチングの後にはなおフォトレジストの残分が残る.こ
の異方性エッチングはトリフルオルメタン及び酸素及び
/又はアルゴンで行うのが有利である. m= 例えばバレル(Barre1)又は下流(dow
ns tream)灰化器中でレジストを灰化すること
によりフォトレジストを除去した後、レジストのない表
面を過エッチングする.過エッチング、すなわち等方性
湿式又は乾式エッチングはなお存在する補助層残分及び
異方性エッチングにより生じた損傷層を除去するために
役立つ.酸化物3のエッチング削取は例えば代表的には
50nm以下である.最後にこの技術処理で予定された
目的層厚d,を得るためにもう1つの酸化珪素層7を析
出させる.溝を平面化する場合には先の過エッチング(
第4図参照)及び絶縁酸化物の析出は省く.
【図面の簡単な説明】
第1図ないし第5図は、構造物が形戒する平面上で実施
されるプラズマ酸化物での平面化処理に際しての、本発
明による処理工程を示す略示図である. ■・・・担体平面 2・・・平らにすべき構造化された層 3・・・酸化珪素層 4・・・フォトレジスト層 5・・・酸化物溝 6・・・補助層 7・・・酸化珪素層 1i111’+1代理人弁理士富村

Claims (1)

  1. 【特許請求の範囲】 1)局部的に平面化された酸化層を写真技術及び平面化
    可能の補助層を使用して再エッチングする形式の半導体
    集積回路の表面を全体的に平面化する方法において、 a)構造化された平面化すべき層(2)までがその下に
    存在する担体平面(1)と共に 仕上げられているデバイスから出発して、 まず局部的に平面化された酸化珪素層(3)を製造する
    局部的平面化を実施し、その際 構造物がもたらす平面によって覆われてい ない全領域の局部的な平面化後における酸 化珪素の残層の厚さd_2は構造物(2)の段の高さd
    _1よりも大きく、 b)局部的に平面化された平面(2)に対して逆位にフ
    ォトレジスト構造物(4)を製 造する写真技術処理を実施し、その幅はこ の構造物によって限定される酸化物溝(5)の幅よりも
    小さく、 c)こうして製造された装置上に、後に実施する異方性
    エッチングとの関連においてそ のエッチング速度がフォトレジスト(4) のそれよりも大きくまた酸化珪素層(3) のそれとほぼ等しいように選択された良好 に粘着性でかつ平面化可能の補助層(6) を施すことにより、平面化可能の補助層を 製造し、 d)異方性再エッチング処理を行い、その際層厚の削取
    は、構造物領域(2)上の酸化 物表面がレジスト面(4)の下の再エッチ ングされていない酸化物層(3)の水準面 にほぼ一致するように選択し、 e)レジストを除去した後その表面を等方性エッチング
    により過度にエッチングするこ とによりフォトレジスト層の除去及び次の 補助層残分の除去を実施し、その際異方性 エッチングにより生じた損傷層を付加的に 除去する 各処理工程よりなることを特徴とする半導体集積回路表
    面の全体的平面化方法。 2)平らにすべき構造化された平面(2)として金属被
    覆面を使用し、処理工程e)に引続き酸化珪素層(7)
    を所望の絶縁層厚d_3まで施すことを特徴とする請求
    項1記載の方法。 3)平らにすべき構造化された平面(2)として、金属
    被覆面の代わりに多結晶珪素面を使用することを特徴と
    する請求項2記載の方法。 4)平らにすべき構造化された平面(2)として、表面
    に溝を有する担体面を使用し、請求項1に記載の方法を
    変更して処理工程d)での異方性再エッチングに際して
    の層厚の削取を、構造物表面(2)が露出するまで行い
    、処理工程e)で過エッチングを省くことを特徴とする
    請求項1記載の方法。 5)酸化珪素からなる絶縁層(3、7)をプラズマ補助
    法により気相から析出させることを特徴とする請求項1
    ないし3の1つに記載の方法。 6)処理工程c)による良好に粘着性でかつ平面化可能
    の補助層(6)として、積層体(1、2、3、4)上に
    遠心分離により施されるスピン−オン−グラスを使用す
    ることを特徴とする請求項1ないし5の1つに記載の方
    法。 7)処理工程d)による異方性再エッチング処理を、エ
    ッチング選択度がスピン−オン−グラス(6)対酸化プ
    ラズマ(3)対フォトレジスト(4)=1:0.8〜1
    .2:>1.5であるように実施することを特徴とする
    請求項1ないし6の1つに記載の方法。 8)エッチング処理を、トリフルオルメタン(CHT_
    2)及び酸素及び/又はアルゴンを使用して実施するこ
    とを特徴とする請求項7記載の方法。
JP23691790A 1989-09-08 1990-09-05 半導体集積回路表面の全体的平面化方法 Expired - Fee Related JP3174049B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89116664.7 1989-09-08
EP89116664A EP0416165B1 (de) 1989-09-08 1989-09-08 Verfahren zur globalen Planarisierung von Oberflächen für integrierte Halbleiterschaltungen

Publications (2)

Publication Number Publication Date
JPH03104221A true JPH03104221A (ja) 1991-05-01
JP3174049B2 JP3174049B2 (ja) 2001-06-11

Family

ID=8201870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23691790A Expired - Fee Related JP3174049B2 (ja) 1989-09-08 1990-09-05 半導体集積回路表面の全体的平面化方法

Country Status (5)

Country Link
US (1) US5212114A (ja)
EP (1) EP0416165B1 (ja)
JP (1) JP3174049B2 (ja)
AT (1) ATE115770T1 (ja)
DE (1) DE58908781D1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245213A (en) * 1991-10-10 1993-09-14 Sgs-Thomson Microelectronics, Inc. Planarized semiconductor product
JPH05243402A (ja) * 1992-03-03 1993-09-21 Nec Corp 半導体装置の製造方法
JP2820187B2 (ja) * 1992-04-16 1998-11-05 三星電子 株式会社 半導体装置の製造方法
JP3093429B2 (ja) * 1992-04-28 2000-10-03 日本電気株式会社 半導体装置の製造方法
DE4239075C1 (de) * 1992-11-20 1994-04-07 Itt Ind Gmbh Deutsche Verfahren zur globalen Planarisierung von Oberflächen integrierter Halbleiterschaltungen
US5580826A (en) * 1993-11-17 1996-12-03 Nec Corporation Process for forming a planarized interlayer insulating film in a semiconductor device using a periodic resist pattern
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5532188A (en) * 1994-03-30 1996-07-02 Wright; Peter J. Global planarization of multiple layers
US5635428A (en) * 1994-10-25 1997-06-03 Texas Instruments Incorporated Global planarization using a polyimide block
US5663107A (en) * 1994-12-22 1997-09-02 Siemens Aktiengesellschaft Global planarization using self aligned polishing or spacer technique and isotropic etch process
US5665657A (en) * 1995-09-18 1997-09-09 Taiwan Semiconductor Manufacturing Company, Ltd Spin-on-glass partial etchback planarization process
JPH0992717A (ja) * 1995-09-21 1997-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100209365B1 (ko) * 1995-11-01 1999-07-15 김영환 에스.오.아이 반도체 웨이퍼의 제조방법
KR100190048B1 (ko) * 1996-06-25 1999-06-01 윤종용 반도체 소자의 소자 분리 방법
US6117763A (en) * 1997-09-29 2000-09-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with a low permittivity dielectric layer and contamination due to exposure to water
US5930646A (en) * 1998-10-09 1999-07-27 Chartered Semiconductor Manufacturing, Ltd. Method of shallow trench isolation
US6365523B1 (en) * 1998-10-22 2002-04-02 Taiwan Semiconductor Maufacturing Company Integrated high density plasma chemical vapor deposition (HDP-CVD) method and chemical mechanical polish (CMP) planarizing method for forming patterned planarized aperture fill layers
US6472291B1 (en) 2000-01-27 2002-10-29 Infineon Technologies North America Corp. Planarization process to achieve improved uniformity across semiconductor wafers
US7323417B2 (en) * 2004-09-21 2008-01-29 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7205244B2 (en) * 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US7547504B2 (en) * 2004-09-21 2009-06-16 Molecular Imprints, Inc. Pattern reversal employing thick residual layers
US20070077763A1 (en) * 2005-09-30 2007-04-05 Molecular Imprints, Inc. Deposition technique to planarize a multi-layer structure
US10366900B2 (en) * 2016-03-25 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10879108B2 (en) * 2016-11-15 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Topographic planarization method for lithography process
US10636670B2 (en) * 2017-03-23 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of planarizing semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor
US4038110A (en) * 1974-06-17 1977-07-26 Ibm Corporation Planarization of integrated circuit surfaces through selective photoresist masking
JPS61287245A (ja) * 1985-06-14 1986-12-17 Hitachi Ltd 多層配線法
JPS6218054A (ja) * 1985-07-17 1987-01-27 Hitachi Ltd 半導体装置の製造方法
US4662064A (en) * 1985-08-05 1987-05-05 Rca Corporation Method of forming multi-level metallization
FR2587838B1 (fr) * 1985-09-20 1987-11-27 Radiotechnique Compelec Procede pour aplanir la surface d'un dispositif semi-conducteur utilisant du nitrure de silicium comme materiau isolant
JPS63131546A (ja) * 1986-11-20 1988-06-03 Fuji Xerox Co Ltd 半導体装置
NL8701717A (nl) * 1987-07-21 1989-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw.
JP2550601B2 (ja) * 1987-09-07 1996-11-06 富士通株式会社 半導体装置の製造方法
JPH0194623A (ja) * 1987-10-06 1989-04-13 Nec Corp 多層配線半導体装置の製造方法
GB2211348A (en) * 1987-10-16 1989-06-28 Philips Nv A method of forming an interconnection between conductive levels
JPH01108725A (ja) * 1987-10-21 1989-04-26 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPH01209727A (ja) * 1988-02-18 1989-08-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH01212439A (ja) * 1988-02-19 1989-08-25 Nippon Telegr & Teleph Corp <Ntt> 層間膜の加工法
US4954459A (en) * 1988-05-12 1990-09-04 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures
JPH02180052A (ja) * 1988-12-29 1990-07-12 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3174049B2 (ja) 2001-06-11
DE58908781D1 (de) 1995-01-26
US5212114A (en) 1993-05-18
ATE115770T1 (de) 1994-12-15
EP0416165A1 (de) 1991-03-13
EP0416165B1 (de) 1994-12-14

Similar Documents

Publication Publication Date Title
JPH03104221A (ja) 半導体集積回路表面の全体的平面化方法
US4634496A (en) Method for planarizing the surface of an interlayer insulating film in a semiconductor device
US5461010A (en) Two step etch back spin-on-glass process for semiconductor planarization
JPH1079423A (ja) 半導体デバイスの製造方法
US5437763A (en) Method for formation of contact vias in integrated circuits
JP4540847B2 (ja) 高密度プラズマシステムを用いた半導体デバイスの平坦化方法
JPS63272038A (ja) SiO↓2絶縁層に傾斜側面を持つ接触孔の形成方法
KR100221347B1 (ko) 층간 절연막의 평탄화를 위한 화학적-기계적 연마법에 의한 반도체 장치 제조방법
JPH1056014A (ja) 基板処理方法
JP2970255B2 (ja) 金属配線の形成方法
JPH0458167B2 (ja)
JP2000012538A (ja) 半導体装置の製造方法
US4816112A (en) Planarization process through silylation
KR100347533B1 (ko) 반도체 소자의 금속 배선 형성 방법
CN1121718C (zh) 用于在集成电路制造中形成亚基本图线尺寸图形的方法
KR100560307B1 (ko) 반도체 소자 제조방법
KR20050067500A (ko) 하드마스크를 이용한 반도체 소자의 패턴 형성방법
KR100426000B1 (ko) 반도체 소자의 고종횡비 메탈라인 형성 방법
KR100650856B1 (ko) 플래쉬 메모리 소자 제조 방법
KR100312647B1 (ko) 반도체 소자의 평탄화방법
JPH0677182A (ja) 凹凸のある絶縁膜の平坦化方法
JPS61154148A (ja) 半導体装置の製造方法
JP2547845B2 (ja) 半導体装置の製造方法
JPH0239551A (ja) 半導体装置の製造方法
KR19980029055A (ko) 반도체 소자의 비아홀 형성방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees