JPH043040B2 - - Google Patents
Info
- Publication number
- JPH043040B2 JPH043040B2 JP1070487A JP7048789A JPH043040B2 JP H043040 B2 JPH043040 B2 JP H043040B2 JP 1070487 A JP1070487 A JP 1070487A JP 7048789 A JP7048789 A JP 7048789A JP H043040 B2 JPH043040 B2 JP H043040B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- data retention
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ジヨセフソン接合を用いたラツチ回
路、より詳しくは真信号と補信号とを回路の中で
入力、さらに入力しているデユアルレール方式の
論理回路において情報を一時たくわえるラツチ回
路に関するものである。
路、より詳しくは真信号と補信号とを回路の中で
入力、さらに入力しているデユアルレール方式の
論理回路において情報を一時たくわえるラツチ回
路に関するものである。
（従来の技術）
ジヨセフソン接合素子は一度電圧状態にスイツ
チすると電源電流を切らないかぎり電圧状態を保
持するというラツチング動作を行う。このため、
ジヨセフソン接合を用いた論理回路においては電
源電流を一度０にリセツトするAC電源方式が一
般的である。この電源方式においては、電源電流
が０の間、計算した結果を保持するラツチ回路が
不可欠である。一方、このジヨセフソン接合を用
いた論理回路ではインバーターを構成することが
半導体に比べ難しく、一般にデユアルレール方式
が採用されている。デユアルレール方式は論理回
路において入力される信号の補信号も同時に入力
し、出力される信号の補信号もその論理回路の中
で同時に発生させる回路方式であり、タイミング
信号を必要とするインバーターを用いる必要がな
いため、回路の高速化が図れる。従つて、上述の
ラツチ回路の出力も真信号と補信号のいずれもが
出力されるデユアルレール方式のラツチ回路が必
要である。
チすると電源電流を切らないかぎり電圧状態を保
持するというラツチング動作を行う。このため、
ジヨセフソン接合を用いた論理回路においては電
源電流を一度０にリセツトするAC電源方式が一
般的である。この電源方式においては、電源電流
が０の間、計算した結果を保持するラツチ回路が
不可欠である。一方、このジヨセフソン接合を用
いた論理回路ではインバーターを構成することが
半導体に比べ難しく、一般にデユアルレール方式
が採用されている。デユアルレール方式は論理回
路において入力される信号の補信号も同時に入力
し、出力される信号の補信号もその論理回路の中
で同時に発生させる回路方式であり、タイミング
信号を必要とするインバーターを用いる必要がな
いため、回路の高速化が図れる。従つて、上述の
ラツチ回路の出力も真信号と補信号のいずれもが
出力されるデユアルレール方式のラツチ回路が必
要である。
従来、いくつかのラツチ回路が提案され研究さ
れているが、ここでは回路の占有面積の点で優れ
ている第４図に示す従来例をその一例として説明
する。この従来のラツチ回路の動作については文
献ジヤーナルオブアプライドフイジツクス
（Journal of Applied Physics）vol.59(9)、
pp3196−3201に詳しいのでここでは簡単に述べ
るにとどめる。第４図は従来例の等価回路を示し
ており、図において４０はデータ入力線、４１は
ラツチイネーブル信号線、４２，４３，４４，４
７，４８はジヨセフソン接合、４５はインダクタ
ンス、４６はセンス信号入力線、４９，４００，
４０１は抵抗、４０２は補信号出力線路、４０３
は真信号出力線路であり、ジヨセフソン接合４２
とインダクタンス４５とからデータ保持ループを
構成する。データ“１”を書き込むときにはデー
タ入力線、ラツチイネーブル信号線を通してデー
タ信号とラツチイネーブル信号をデータ保持ルー
プに入力する。これによりジヨセフソン接合４２
がスイツチし、永久電流としてデータ保持ループ
にデータを貯える。ラツチイネーブル信号はラツ
チ回路への書き込みのタイミングを知らせると共
にデータ保持ループのデータをリセツトするため
のものである。該ラツチ回路は両極性AC駆動で
用いられるために前段のマシンサイクルの時にデ
ータ保持ループへ入力された入力信号と極性の異
なるラツチイネーブル信号が次段では入力され
る。従つて、データ保持ループに流れる永久電流
とラツチイネーブル信号がジヨセフソン接合４２
で重畳され、このジヨセフソン接合４２がスイツ
チして永久電流がリセツトされる。読みだしはセ
ンス信号入力線４６に流れるセンスゲート電流の
立ち上がりの時に行われる。データ保持ループに
永久電流が流れている場合にはセンスゲート電流
の立ち上がりにともないジヨセフソン接合４３，
４４がスイツチし、真信号出力線路４０３に出力
が現れる。データ保持ループに永久電流が流れて
いない場合にはセンスゲート電流が立ち上がる最
後の段階でシヨセフソン接合４７の臨界電流値を
越え、ジヨセフソン接合４７がスイツチして続い
てジヨセフソン接合４８がスイツチして補信号出
力線路４０２に出力が現れる。以上のようにし
て、ジヨセフソンラツチ回路を実現することがで
きる。
れているが、ここでは回路の占有面積の点で優れ
ている第４図に示す従来例をその一例として説明
する。この従来のラツチ回路の動作については文
献ジヤーナルオブアプライドフイジツクス
（Journal of Applied Physics）vol.59(9)、
pp3196−3201に詳しいのでここでは簡単に述べ
るにとどめる。第４図は従来例の等価回路を示し
ており、図において４０はデータ入力線、４１は
ラツチイネーブル信号線、４２，４３，４４，４
７，４８はジヨセフソン接合、４５はインダクタ
ンス、４６はセンス信号入力線、４９，４００，
４０１は抵抗、４０２は補信号出力線路、４０３
は真信号出力線路であり、ジヨセフソン接合４２
とインダクタンス４５とからデータ保持ループを
構成する。データ“１”を書き込むときにはデー
タ入力線、ラツチイネーブル信号線を通してデー
タ信号とラツチイネーブル信号をデータ保持ルー
プに入力する。これによりジヨセフソン接合４２
がスイツチし、永久電流としてデータ保持ループ
にデータを貯える。ラツチイネーブル信号はラツ
チ回路への書き込みのタイミングを知らせると共
にデータ保持ループのデータをリセツトするため
のものである。該ラツチ回路は両極性AC駆動で
用いられるために前段のマシンサイクルの時にデ
ータ保持ループへ入力された入力信号と極性の異
なるラツチイネーブル信号が次段では入力され
る。従つて、データ保持ループに流れる永久電流
とラツチイネーブル信号がジヨセフソン接合４２
で重畳され、このジヨセフソン接合４２がスイツ
チして永久電流がリセツトされる。読みだしはセ
ンス信号入力線４６に流れるセンスゲート電流の
立ち上がりの時に行われる。データ保持ループに
永久電流が流れている場合にはセンスゲート電流
の立ち上がりにともないジヨセフソン接合４３，
４４がスイツチし、真信号出力線路４０３に出力
が現れる。データ保持ループに永久電流が流れて
いない場合にはセンスゲート電流が立ち上がる最
後の段階でシヨセフソン接合４７の臨界電流値を
越え、ジヨセフソン接合４７がスイツチして続い
てジヨセフソン接合４８がスイツチして補信号出
力線路４０２に出力が現れる。以上のようにし
て、ジヨセフソンラツチ回路を実現することがで
きる。
（発明が解決しようとする課題）
しかしながら、上述したラツチ回路には次のよ
うな問題点がある。すなわちデータをリセツトす
るとき、必ず前段のマシンサイクルと極性の異な
るゲート電流が必要なことである。言い変えれ
ば、両極性AC駆動のシステムの時にしか使用で
きないということである。ジヨセフソン集積回路
においては論理回路のみならず記憶回路も必要な
ことはいうまでもない。ジヨセフソン記憶回路は
電流の極性に情報がのつていたり、電流の重ねあ
わせで動作したりする場合がほとんどであるので
両極性AC駆動で動作させることは困難である。
従つてそのほかに駆動方式としてDC駆動や単極
性AC駆動で動作させることが考えられるが、論
理回路も駆動しなければならないことを考えると
DC駆動で動作させることは難しいと考えられる。
そこで単極性AC駆動方式が最適であると考えら
れたが、その場合には上述したように従来のよう
なラツチ回路は用いることができない。
うな問題点がある。すなわちデータをリセツトす
るとき、必ず前段のマシンサイクルと極性の異な
るゲート電流が必要なことである。言い変えれ
ば、両極性AC駆動のシステムの時にしか使用で
きないということである。ジヨセフソン集積回路
においては論理回路のみならず記憶回路も必要な
ことはいうまでもない。ジヨセフソン記憶回路は
電流の極性に情報がのつていたり、電流の重ねあ
わせで動作したりする場合がほとんどであるので
両極性AC駆動で動作させることは困難である。
従つてそのほかに駆動方式としてDC駆動や単極
性AC駆動で動作させることが考えられるが、論
理回路も駆動しなければならないことを考えると
DC駆動で動作させることは難しいと考えられる。
そこで単極性AC駆動方式が最適であると考えら
れたが、その場合には上述したように従来のよう
なラツチ回路は用いることができない。
（課題を解決するための手段）
本発明によれば、単一もしくは複数のジヨセフ
ソン接合と超伝導インダクタンスよりなるデータ
保持ループを有し、真信号入力線路及び補信号入
力線路を有しそのうちの一方は該データ保持ルー
プに直接接続され、他方は該データ保持ループの
一部に磁気的に結合し、該データ保持ループの一
部に磁気的に結合したセンス回路を有し、さらに
該センス回路により前記データ保持ループに保持
された情報を読みとり真信号と補信号を発生する
出力回路を有し、前述の二つの入力線路の一方に
は真信号とラツチイネーブル信号の積演算された
信号が入力され他方には補信号とラツチイネーブ
ル信号の積演算された信号が入力される事を特徴
とするジヨセフソンラツチ回路が得られる。
ソン接合と超伝導インダクタンスよりなるデータ
保持ループを有し、真信号入力線路及び補信号入
力線路を有しそのうちの一方は該データ保持ルー
プに直接接続され、他方は該データ保持ループの
一部に磁気的に結合し、該データ保持ループの一
部に磁気的に結合したセンス回路を有し、さらに
該センス回路により前記データ保持ループに保持
された情報を読みとり真信号と補信号を発生する
出力回路を有し、前述の二つの入力線路の一方に
は真信号とラツチイネーブル信号の積演算された
信号が入力され他方には補信号とラツチイネーブ
ル信号の積演算された信号が入力される事を特徴
とするジヨセフソンラツチ回路が得られる。
（作用）
本発明のデータ保持ループはジヨセフソン接合
とインダクタンスから構成された該ジヨセフソン
接合のスイツチによりデータが書き込まれる。デ
ータが“１”の時には真信号がジヨセフソン接合
の臨界電流値を越えるように入力され永久電流が
書き込まれる。また、データが“０”の時には補
信号が永久電流と重畳されたジヨセフソン接合の
臨界電流値を越えるように入力され永久電流がリ
セツトされる。それぞれの入力信号はラツチイネ
ーブル信号と積演算を行つたのちに入力されるの
で、入力信号を入力するタイミングなどの点で問
題が発生することはない。データ保持レープに保
持されたデータはデータ保持ループに磁気的に結
合したセンスゲート回路により読みだされ、真信
号と補信号が出力される。
とインダクタンスから構成された該ジヨセフソン
接合のスイツチによりデータが書き込まれる。デ
ータが“１”の時には真信号がジヨセフソン接合
の臨界電流値を越えるように入力され永久電流が
書き込まれる。また、データが“０”の時には補
信号が永久電流と重畳されたジヨセフソン接合の
臨界電流値を越えるように入力され永久電流がリ
セツトされる。それぞれの入力信号はラツチイネ
ーブル信号と積演算を行つたのちに入力されるの
で、入力信号を入力するタイミングなどの点で問
題が発生することはない。データ保持レープに保
持されたデータはデータ保持ループに磁気的に結
合したセンスゲート回路により読みだされ、真信
号と補信号が出力される。
（実施例）
第１図〜第３図は本発明の実施例を説明するた
めの図で、第１図は実施例の等価回路を示し、図
において１は真信号入力線路、２は補信号入力線
路、３，８，１９はジヨセフソン接合、４，５，
６はインダクタンス、７はインターフエロメター
ゲート回路、９はゲート電流線路、１０，１１は
出力抵抗、１２は真信号出力線路、１３は補信号
出力線路、１４はラツチイネーブル信号線、１
５，１６は積演算回路、１７は真信号線、１８は
補信号線である。ジヨセフソン接合３のオーダー
パラメータの位相差をθとすると、真信号入力線
路１より入力される電流Ieとの電流−位相特性は
第２図に示されるようになる。第２図において２
１から２６まではそれぞれ動作点を示す。この電
流−位相特性はジヨセフソン接合３の臨界電流値
とインダクタンス４，５，６のインダクタンス値
により決定され、図に示す様な特性を持つように
設定することができる。また、第３図はジヨセフ
ソン論理回路のゲート電流Ig波形の一例で単極性
AC駆動の場合を模式的に示したもので３１は動
作領域、３２はデータ書き込み領域、３３はデー
タ保持領域、３４はマシンサイクル、３５はデー
タ読みだし領域を示す。
めの図で、第１図は実施例の等価回路を示し、図
において１は真信号入力線路、２は補信号入力線
路、３，８，１９はジヨセフソン接合、４，５，
６はインダクタンス、７はインターフエロメター
ゲート回路、９はゲート電流線路、１０，１１は
出力抵抗、１２は真信号出力線路、１３は補信号
出力線路、１４はラツチイネーブル信号線、１
５，１６は積演算回路、１７は真信号線、１８は
補信号線である。ジヨセフソン接合３のオーダー
パラメータの位相差をθとすると、真信号入力線
路１より入力される電流Ieとの電流−位相特性は
第２図に示されるようになる。第２図において２
１から２６まではそれぞれ動作点を示す。この電
流−位相特性はジヨセフソン接合３の臨界電流値
とインダクタンス４，５，６のインダクタンス値
により決定され、図に示す様な特性を持つように
設定することができる。また、第３図はジヨセフ
ソン論理回路のゲート電流Ig波形の一例で単極性
AC駆動の場合を模式的に示したもので３１は動
作領域、３２はデータ書き込み領域、３３はデー
タ保持領域、３４はマシンサイクル、３５はデー
タ読みだし領域を示す。
第３図に示す動作領域３１において計算された
結果は真信号線１７あるいは補信号線１８を通り
積演算回路１６あるいは１５に入力される。ラツ
チイネーブル信号が該積演算回路１５及び１６に
入力されてデータ書き込み領域３２にはいり、真
信号入力線路１あるいは補信号入力線路２を介し
てデータ保持ループにデータが入力される。計算
結果が“１”の場合は真信号が入力されジヨセフ
ソン接合３がスイツチする。即ち第２図において
動作点は２１を通つて２２へと移る。ゲート電流
が立ち下がつたのちは動作点は２３に移り、デー
タ保持領域３３の間データが保持される。一方、
計算結果が“０”の場合は補信号が入力される。
補信号によりデータ保持ループに誘起される電流
はジヨセフソン接合３では真信号の場合と逆方向
になるため、動作点は２３から２４，２５を通つ
て２６へ移り、データ保持ループの永久電流をリ
セツトする。次に読みだしの時にはデータ読みだ
し領域３５の間にゲータ電流線路を通つて、イン
ターフエロメターゲート回路７にゲート電流が印
加される。データ保持ループに永久電流が流れて
いる場合にはこのインターフエロメターゲート回
路７がスイツチしてデータが読みだされ、真信号
出力線路に信号が現れる。このときゲート電流は
抵抗１０にも分流するがこの分流電流がジヨセフ
ソン接合１９をスイツチすることがないように抵
抗１０と１１を適当に選ぶことができる。データ
保持ループに永久電流が流れていない場合にはゲ
ート電流の立ち上がりの最後の段階でジヨセフソ
ン接合８がスイツチして、続いてジヨセフソン接
合１９がスイツチし補信号出力線路に出力信号が
現れる。このとき、動作領域においてゲート電流
はインターフエロメタゲート回路７に流れていな
いのでデータ保持ループの状態が変化しても出力
には影響を及ぼさない。
結果は真信号線１７あるいは補信号線１８を通り
積演算回路１６あるいは１５に入力される。ラツ
チイネーブル信号が該積演算回路１５及び１６に
入力されてデータ書き込み領域３２にはいり、真
信号入力線路１あるいは補信号入力線路２を介し
てデータ保持ループにデータが入力される。計算
結果が“１”の場合は真信号が入力されジヨセフ
ソン接合３がスイツチする。即ち第２図において
動作点は２１を通つて２２へと移る。ゲート電流
が立ち下がつたのちは動作点は２３に移り、デー
タ保持領域３３の間データが保持される。一方、
計算結果が“０”の場合は補信号が入力される。
補信号によりデータ保持ループに誘起される電流
はジヨセフソン接合３では真信号の場合と逆方向
になるため、動作点は２３から２４，２５を通つ
て２６へ移り、データ保持ループの永久電流をリ
セツトする。次に読みだしの時にはデータ読みだ
し領域３５の間にゲータ電流線路を通つて、イン
ターフエロメターゲート回路７にゲート電流が印
加される。データ保持ループに永久電流が流れて
いる場合にはこのインターフエロメターゲート回
路７がスイツチしてデータが読みだされ、真信号
出力線路に信号が現れる。このときゲート電流は
抵抗１０にも分流するがこの分流電流がジヨセフ
ソン接合１９をスイツチすることがないように抵
抗１０と１１を適当に選ぶことができる。データ
保持ループに永久電流が流れていない場合にはゲ
ート電流の立ち上がりの最後の段階でジヨセフソ
ン接合８がスイツチして、続いてジヨセフソン接
合１９がスイツチし補信号出力線路に出力信号が
現れる。このとき、動作領域においてゲート電流
はインターフエロメタゲート回路７に流れていな
いのでデータ保持ループの状態が変化しても出力
には影響を及ぼさない。
以上のように本回路を用いてジヨセフソンラツ
チ回路を実現することができる。本回路はデユア
ルレール方式を利用したラツチ回路であり、単極
性AC駆動方式の時に用いられるラツチ回路であ
る。出力としては真信号及び補信号を発生する。
チ回路を実現することができる。本回路はデユア
ルレール方式を利用したラツチ回路であり、単極
性AC駆動方式の時に用いられるラツチ回路であ
る。出力としては真信号及び補信号を発生する。
（発明の効果）
本発明のラツチ回路は単極性AC駆動方式の時
に用いることができ、その動作のためにいかなる
タイミングシーケンスも必要としない。またデー
タの書き込みのために単一のジヨセフソン接合を
用いており回路の占有面積を小さくすることがで
きる。
に用いることができ、その動作のためにいかなる
タイミングシーケンスも必要としない。またデー
タの書き込みのために単一のジヨセフソン接合を
用いており回路の占有面積を小さくすることがで
きる。
第１図、第２図、第３図は本発明の実施例を説
明するための図で、第１図は実施例の等価回路
図、第２図はデータ保持ループの電流−位相特性
図、第３図は単極性AC駆動方式のゲート電流波
形図。第４図は従来例の等価回路図。 図中の番号はそれぞれ、１……真信号入力線
路、２……補信号入力線路、３，８，１９……ジ
ヨセフソン接合、４，５，６……インダクタン
ス、７……インターフエロメターゲート回路、９
……ゲート電流線路、１０，１１……出力抵抗、
１２……真信号出力線路、１３……補信号出力線
路、１４……ラツチイネーブル信号線、１５，１
６……積演算回路、１７……真信号線、１８……
補信号線、２１，２２，２３，２４，２５，２６
……動作点、３１……動作領域、３２……データ
書き込み領域、３３……データ保持領域、３４…
…マシンサイクル、３５……データ読みだし領
域、４０……データ入力線、４１……ラツチイネ
ーブル信号線、４２，４３，４４，４７，４８…
…ジヨセフソン接合、４５……インダクタンス、
４６……センス信号入力線、４９，４００，４０
１……抵抗、４０２……補信号出力線路、４０３
……真信号出力線路を示す。
明するための図で、第１図は実施例の等価回路
図、第２図はデータ保持ループの電流−位相特性
図、第３図は単極性AC駆動方式のゲート電流波
形図。第４図は従来例の等価回路図。 図中の番号はそれぞれ、１……真信号入力線
路、２……補信号入力線路、３，８，１９……ジ
ヨセフソン接合、４，５，６……インダクタン
ス、７……インターフエロメターゲート回路、９
……ゲート電流線路、１０，１１……出力抵抗、
１２……真信号出力線路、１３……補信号出力線
路、１４……ラツチイネーブル信号線、１５，１
６……積演算回路、１７……真信号線、１８……
補信号線、２１，２２，２３，２４，２５，２６
……動作点、３１……動作領域、３２……データ
書き込み領域、３３……データ保持領域、３４…
…マシンサイクル、３５……データ読みだし領
域、４０……データ入力線、４１……ラツチイネ
ーブル信号線、４２，４３，４４，４７，４８…
…ジヨセフソン接合、４５……インダクタンス、
４６……センス信号入力線、４９，４００，４０
１……抵抗、４０２……補信号出力線路、４０３
……真信号出力線路を示す。
Claims (1)
- １ 単一もしくは複数のジヨセフソン接合と超伝
導インダクタンスよりなるデータ保持ループを有
し、真信号入力線路及び補信号入力線路を有しそ
のうちの一方は該データ保持ループに直接接続さ
れ、他方は該データ保持ループの一部に磁気的に
結合し、前記データ保持ループの一部に磁気的に
結合したセンス回路を有し、さらに該センス回路
により前記データ保持ループに保持された情報を
読みとり真信号と補信号を発生する出力回路を有
し、前述の二つの入力線路の一方には真信号とラ
ツチイネーブル信号の積演算された信号が入力さ
れ他方には補信号とラツチイネーブル信号の積演
算された信号が入力される事を特徴とするジヨセ
フソンラツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070487A JPH02252195A (ja) | 1989-03-24 | 1989-03-24 | ジョセフソンラッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070487A JPH02252195A (ja) | 1989-03-24 | 1989-03-24 | ジョセフソンラッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02252195A JPH02252195A (ja) | 1990-10-09 |
| JPH043040B2 true JPH043040B2 (ja) | 1992-01-21 |
Family
ID=13432927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1070487A Granted JPH02252195A (ja) | 1989-03-24 | 1989-03-24 | ジョセフソンラッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02252195A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9812192B1 (en) * | 2016-09-02 | 2017-11-07 | Northrop Grumman Systems Corporation | Superconducting gate memory circuit |
-
1989
- 1989-03-24 JP JP1070487A patent/JPH02252195A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02252195A (ja) | 1990-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5892339A (en) | Three-phase brushless DC motor driving circuits and methods using one hall signal | |
| JPS58148521A (ja) | ジヨセフソン接合ラツチ回路 | |
| JPH043040B2 (ja) | ||
| JPH043037B2 (ja) | ||
| JPH043038B2 (ja) | ||
| JPH043039B2 (ja) | ||
| JPS61266098A (ja) | パルスモ−タ制御装置 | |
| JP2689878B2 (ja) | ジョセフソンラッチ回路 | |
| JP2625392B2 (ja) | ジョセフソンラッチ回路 | |
| JPS649837B2 (ja) | ||
| JPH0417566B2 (ja) | ||
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPH0310199B2 (ja) | ||
| JPS62272878A (ja) | トランジスタ変換器のア−ム短絡防止回路 | |
| JP2884886B2 (ja) | 超伝導記憶回路におけるリセット回路 | |
| JPH0234530B2 (ja) | ||
| JPH10322173A (ja) | ジョセフソンラッチ回路 | |
| JPS59165525A (ja) | ジヨセフソン素子を用いた分周器 | |
| JPH0342020B2 (ja) | ||
| JPS6334655B2 (ja) | ||
| JPS59159680A (ja) | Ｄｃサ−ボモ−タの正逆回転駆動回路 | |
| JPS58146091A (ja) | 交流駆動ジヨセフソン接合デコ−ダ回路 | |
| JPH0767077B2 (ja) | ジョセフソン論理装置 | |
| JPH0558291B2 (ja) | ||
| JPH06165573A (ja) | モータ駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |