JPH03115981A - ラスタ走査式波形表示装置の輝度補間方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力信号波形を逐次サンプリングして、ドツ
トマツプメモリに記憶させ、このメモリを時間軸アドレ
ス方向ヘラスタ走査に対応して読出すことによりドツト
パターンの波形表示を行うラスタ走査式波形表示装置に
おいて、隣合うサンプリングデータ間をドツトで継なぐ
輝度補間方法に関するものである。

〔従来の技術〕

この種の装置において、時間軸方向の分解能を１−げる
ためには、サンブリンク速度の高速化に対応して、ドツ
トマツプメモリの書込み及び読出し速度並びにその輝度
補間処理の速度も上げる必要がある。

（発明か解決しようとする課題） しかしなから、このような高速化はドツトマツプメモリ
或は輝度補間回路のコストを高くし、また技術的にも限
界かある。

よって、本発明は、ドツトマツプメモリの動作速度を」
二げることなしに、時間軸方向の分解能を向」二させ得
た状態で輝度補間も行えるラスタ走査式波形表示装置の
輝度補ｍ１方法を提供することを目的とする。

〔問題点を解決するだめの手段〕

本発明は、この目的を達成するために、入力信号波形を
逐次サンプリングして少なくとも１表示面分の各サンプ
リング周期の振幅データをメモリに記憶させ、このメモ
リから順に読出した１偏置のサンブリンク周期の振幅デ
ータ群について隣りの振幅データとの間を継なぐように
直線補間した第１のドツトデータを逐次作成し、メモリ
から順に読出した残りの１偏置のサンプリング周期の振
幅データ群について同様に隣りの振幅データとの間を継
なぐように直線補間した第２のドツトデータを逐次作成
し、第１及び第２のドツトデータを表示面に対応したド
ツトマツプデータとしてそれぞれ第１及び第２のドツト
マツプメモリに記憶させ、第１及び第２のドツトマツプ
メモリを時間軸アドレス方向にサンプリング速度の局の
速度て読出すと共に、第１及び第２のドラ１ヘデータの
内時間的に後のドラ１〜データを１サンプリング周期だ
け遅延させて、双方のドツトデータの論理和を映像信号
として発生させ、この映像信号を時間軸アドレス方向の
読出しに対応したラスタ走査に従いラスタ走査式波形表
示装置に表示させる。

データ時系列の遅延による整合は、双方のドツトマツプ
メモリを同時に読出した場合には時間的に後の側のメモ
リの出力信号に遅延回路を後続させるか、或はこのメモ
リの読出しのタイミングな遅延させること等が考えられ
る。

（作用） 第１図に示すように、入力波形信号Ａに対してサンプリ
ング回路キてサンプリンタされたサンプリンク周期−Ｔ
、１、Ｔｎ＋Ｉ、Ｔｎ＋２、Ｔｎ＋３、Ｔ　ｎ、　、　
ＨＨ＋に対する振幅データ”’　Ｄｎ、Ｄｎ＋　Ｉ　）
　Ｄｎ＋２、Ｄ　ｎ　＋　３　、　Ｄ　ｎ　＋　４　”
’（同図ａ）が、逐次メモリに記憶される。そして、ド
ツトデータ作成手段により、同図すに示すように、この
メモリから順に読出した１偏置のサンプリング周期・・
・Ｔｎ＋　Ｔｎ４２、Ｔｎ＋４・・・の振幅データにつ
いて隣りの振幅データとの間を継なぐように直線補間し
た第１のドツトデータが逐次作成され、残りの１偏置の
サンプリング周期・・・Ｔ、や１、Ｔｎ＋３・・・の振
幅データ群について同様に直線補間した第２のドツトデ
ータが逐次作成され、第１及び第２のドツトマツプメモ
リに記憶される。

双方のドツトマツプメモリに記憶されたドツトデータを
同時に読出して遅延させるか或は遅延して読出すことに
より、双方のドツトデータの論理和かサンプリングに対
応した時系列の映像信号としてラスタ走査式波形表示装
置に供給されて、同図Ｃに示すように表示される。

ちなみに、同図ｄの実線もしくは点線は従来の方法によ
る輝度補間されたドツトパターン波形を示すもので、サ
ンプリング速度及びドツトマツプメモリの動作速度を一
致させた場合に比べて、本発明では単に解像度か向上す
るだけでなく、１偏置のデータ間で輝度補間された波形
が縦方向に隣に重なるために、波形が滑らかになる。

（実施例） 第２図は、本発明の一実施例によるラスタ走査式波形表
示装置の輝度補間方法の回路構成を示す。

同図において、１０はサンプリングパルスＳ。を発生す
るサンプリングパルス発生回路であり、１１はそのサン
プリングパルスＳ。を坏に分周して時間軸アドレス歩進
信号Ｓを発生する分周回路、１２はサンプリングパルス
Ｓ。に同期してサンプリング信号を交互に切換えて出力
する切換回路である。

１３はサンプリンタ回路であり、アナログ入力波形Ａを
サンプリングパルスＳ。に同期して逐次サンプリングし
て保持する。１４は、切換回路１２により１個置きのサ
ンプリング周期の振幅データ群を供給されてブラウン管
表示装置２３のほぼ１表示面分だけ記憶するスタティッ
クＲＡＭである。１４ａは、切換回路Ｉ２により残りの
１個置きのサンブリンク周期の振幅データ群を供給され
て同様にブラウン管表示装置２３のほぼ１表示画面分だ
け記憶するスタティックＲＡＭである。

１５はラッチ回路であり、このＳＲＡＭ１４の各時間軸
アドレスの振幅データを時間軸アドレス歩進信号Ｓに同
期して逐次読出して保持する。１５ａは、このラッチ回
路の保持した振幅データを時間軸アドレス歩進信号Ｓの
１周期分だけ遅延して逐次保持するラッチ回路である。

１６は、時間軸アドレス歩進信号Ｓの周期よりも高い周
波数のクロックＫを逐次計数し、かつ計数値がプリセッ
トされたラッチ回路Ｉ５の保持値に−・致すると一致信
号を出力するカウンタである。１６ａもラッチ回路１５
ａの保持値をプリセットされて同様な動作を行うカウン
タである。１７は、カウンタＩ６、＋５ａが出力する一
致信号てセット及びリセットされるフリップフロップ回
路であり、これらの一致信号か発生ずる間シリアルドツ
トデータＳＤを「１」にする。

】８は、ドツトマツプメモリとしてのマルチボートダイ
ナミックＲへＭ　（日立製作新製ＨＭ５３４６１．−１
２）群である。このＤＲＡＭは、読出し方向と直交方向
へクロックによるシフト動作てシリアルドラ１〜データ
を書込み可能である。また、振幅方向アドレスの中間ア
ドレスＡＭで上下両側に２分割された」−側領域１８ｕ
　　（メモリ容量に応じて１個又は複数個のＤＲＡＭで
構成）及び下側領域１８ワ（同様に１９１又は複数個）
がそれぞれ独立に書込み及び読出しモートに設定可能に
なっている。１８ａも同様なりＲＡＭである。

１９はメモリ制御回路てあり、水平同期信号Ｈ３ＹＮＣ
を入力として、坏表示面のラスタ走査時間ごとに、ＤＲ
ＡＭ１８．１８ａの上側領域１８ｕ及び下側領域１８．
を交互に読出し及び書込みモードに設定すると共に、Ｓ
ＲＡＭ１４の書込み済みの１表示面分の領域をブラウン
管表示装置２３の１表示面のラスタ走査時間中に２回読
出させる。

２０は、前述の各部１５．１５ａ、１６．１６ａ、１７
て構成され、かつ切換回路１２から供給される残りの１
サンプリング周期置のサンプリング信号に対するシリア
ルドツトデータ作成手段である。２１は、同時に読出し
走査される双方のＤＲＡＭ１８．１８ａのうち後のサン
ブリンク周期のシリアルドツトデータを記憶したＤＲＡ
Ｍ１８ａの出力信号を１サンブリンク周期だけ遅延させ
る遅延回路である。２２は、双方の映像信号を入力とす
るオアゲートである。フラウン管表示装置２３は、ＤＲ
ＡＭ１８の読出しモートの領域を時間軸アドレス方向へ
順に読出し、ラスタ走査により波形表示を行なう。

このように構成されたブラウン管波形表示装置の動作は
次の通りである。

サンプリンタ回路１３てサンプリングされた入力アナロ
グ波形Ａのサンプリング信号は、サンプリングパルスＳ
。の入力ごとにＳＲＡＭ１４又はＳＲＡ旧４ａに逐次交
互に記憶される。メモリ制御回路１９は、例えばＤＲＡ
Ｍ１８．１８ａの上側領域１８ｕを読出しモート及び下
側領域１８ｎを書込みモートに設定すると共に、ＳＲＡ
Ｍ１４、！、　４　ａの書込み済みの１表示面分の領域
を書込みの２倍の速度で読出しを行なわせる。

一方何のラッチ回路１５．１５ａには、一方の対の隣り
合う時間軸アドレスの振幅データが逐次保持される。こ
れにより、フリップフロップ回路１７からは、双方のド
ツトデータ間、即ち一致信号間を「１」にするシリアル
ドツトデータＳＤ、がＤＲＡ旧８に供給される。そして
、上側領域１８Ｕの読出し走査が行われる間、下側領域
１８０に対して、次の時間軸アドレス歩進信号Ｓが発生
する間に各時間軸アドレスについてクロックにの入力ご
とに振幅アドレスを逐次歩進させてシリアルドツトデー
タＳＤ。

か高速度て書込まれる。このように中間アドレスＡＭま
ての全ての時間軸アドレスの書込みか終了した時点で、
　ＳＲＡＭ１４の次の領域から再度回し記憶内容を読出
されて、逆に上側領域＋８．の書込みを行ない、下側領
域１８Ｄの読出しを行わせる。

例えば、第３図において、サンブリンク周期・・・Ｔｎ
〜Ｔｎ□・・・について中間ア１〜レスＡＭの上下両側
をクロスするデータを含んだドツトデータ・・・Ｄｎ〜
Ｄｎや、・・・（同図ａ）の場合、同図すに示すように
、ＤＲＡＭ＋８の」二側領域１８ｕを読出しモートにす
る間、下側領域１８Ｄに対して、中間アドレスＡＭまで
シリアルドツトデータ・・・ＳＤ、ｎ、　ＳＤ、ｎ＋１
・・か書込まれ、１−側領域１８ｕには読出しモートで
あることにより、このシリアルドツトデータか発生して
いても書込まれない。次いで、下側領域１８Ｄを読出し
モードにする間、再度シリアルドツトデータ川ＳＤ、、
、Ｓ　Ｄ　ｒ　ｎ　＋　＋・・・が発生しても、中間ア
ドレス籟までは書込まれず、上側領域１８１Ｉにのみ書
込まれる。このようにＤＲＡＭ１８の上側領域１８Ｕ及
び下側領域１８Ｄを交互に書込み及び読出し制御される
。

同様にしてシリアルドツトデータ作成手段２０でもシリ
アルドツトデータ・・・ＳＤ２．・・・が作成され（同
図ｂ　）　、　ＤＲＡＭＩ８ａに書き込まれる。そして
、ＤＲＡＭ１８と同時に読出されたドツトデータか遅延
回路２１において遅延させられて、オアゲート２２でサ
ンプリングに対応した時系列で合成され、ブラウン管表
１ 爪装置２３では、同図Ｃに示すように、サンブリンク波
形を直線補間した高分解能の波形データか、振幅方向へ
隣に重ねらｈて表示される。

以上、この実施例によればマイクロプロセッサを用いる
ことなく、簡単なハードウェア回路で入力波形のサンプ
リング点間を直線的に輝度補間したシリアルドツトデー
タか作成され、そのままクロックに同期してドツトマツ
プメモリに書込み可能になる。したがって、ドツトマツ
プデータの作成及び書込みか簡単、かつ高速化できる。

前述の実施例において、スタティックメモリは１個にし
てその後にスイッチ回路を後続させて交互に双方の対の
ラッチ回路に振幅データを供給するようにしても良い。

また、アナログ入力信号が複数チャネルの場合、前述の
１対のＳＲＡＭ、ドツトデータ作成手段を対応する個数
分だけ用意し、各フリラフフロップ回路のシリアルデー
タをオアゲートを通して１対のＤＲＡＭへそれぞれ供給
するように構成する。

前述の１群のＤＲＡＭの代りに１フラウン管表示面　２ に相当する容量のドツトマツプメモリを２表示面分用意
した場合、メモリ制御回路により双方のドツトマツプメ
モリを交互に読出し及び書込みモードに設定し、書込み
時に各時間軸アドレスについて逐次振幅アドレスの０番
地から最大アドレスまでシリアルドツトデータの書込み
を行わせるように構成することかできる。この場合、Ｓ
ＲＡＭはドツトマツプメモリに対して２倍でなく同一速
度て読出すことかできる。また、回路構成か複雑になる
ことを甘受するならば、時系列を整合するためには、前
述の遅延回路を用いる代りに一方のドツトマツプメモリ
の読出しを時間軸アドレス歩進の半周期分遅延させて読
出し、またドツトマツプメモリは従来の方法に従いアド
レス指定を行いつつ書込みを行う方式のメモリを用いる
ことも考えられる。

（発明の効果） 以上、本発明によれば、サンプリング速度を向」ニさせ
た状態で、対応して直線補間及びドツトマツプメモリの
クロック速度を高くしなくても、輝度補間した上て峙間
軸方向の解像度を向上させ得る。しかも、表示波形が、
階段状に比べて重なり部分か増えるために滑らかになる
。

【図面の簡単な説明】

第１図は本発明の詳細な説明する図、第２図は本発明の
輝度補間方法を実施する回路例の構成を説明する図及び
第３図は同実施例の動作を説明する図である。

Claims (1)

1. 【特許請求の範囲】 入力信号波形を逐次サンプリングして少なくとも１表示
   面分の各サンプリング周期の振幅データをメモリに記憶
   させ、 このメモリから順に読出した１個置の前記サンプリング
   周期の前記振幅データ群について隣りの前記振幅データ
   との間を継なぐように直線補間した第１のドットデータ
   を逐次作成し、 前記メモリから順に読出した残りの１個置の前記サンプ
   リング周期の前記振幅データ群について同様に隣りの前
   記振幅データとの間を継なぐように直線補間した第２の
   ドットデータを逐次作成し、 前記第１及び第２のドットデータを前記表示面に対応し
   たドットマップデータとしてそれぞれ第１及び第２のド
   ットマップメモリに記憶させ、これらの第１及び第２の
   ドットマップメモリを時間軸アドレス方向にサンプリン
   グ速度の１／２で読出すと共に、前記第１及び第２のド
   ットデータの内時間的に後のドットデータを１前記サン
   プリング周期だけ遅延させて、前記双方のドットデータ
   の論理和を映像信号として発生させ、 この映像信号を前記時間軸アドレス方向の読出しに対応
   したラスタ走査に従いラスタ走査式波形表示装置に表示
   させる、ことを特徴とするラスタ走査式波形表示装置の
   輝度補間方法。