JPH0312723B2 - - Google Patents
Info
- Publication number
- JPH0312723B2 JPH0312723B2 JP57117204A JP11720482A JPH0312723B2 JP H0312723 B2 JPH0312723 B2 JP H0312723B2 JP 57117204 A JP57117204 A JP 57117204A JP 11720482 A JP11720482 A JP 11720482A JP H0312723 B2 JPH0312723 B2 JP H0312723B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- clock
- output
- input
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Calibration Of Command Recording Devices (AREA)
- Control By Computers (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロプロセツサにより制御され
る計測機器等におけるマイクロプロセツサ制御装
置に関し、マイクロプロセツサに必要なクロツク
をマイクロプロセツサの処理時間のみ発生させる
ことにより、クロツクが不要輻射しノイズとなる
ことを防止しようとするものである。
る計測機器等におけるマイクロプロセツサ制御装
置に関し、マイクロプロセツサに必要なクロツク
をマイクロプロセツサの処理時間のみ発生させる
ことにより、クロツクが不要輻射しノイズとなる
ことを防止しようとするものである。
マイクロコンピユータを利用して制御を行う計
測機器、例えば発振器と歪率計とを組合せた歪率
測定装置では、周波数、レベル等を所定値に設定
したり、歪率測定状態またはＳ／Ｎ測定状態にす
るのに、マイクロプロセツサを利用する。
測機器、例えば発振器と歪率計とを組合せた歪率
測定装置では、周波数、レベル等を所定値に設定
したり、歪率測定状態またはＳ／Ｎ測定状態にす
るのに、マイクロプロセツサを利用する。
この場合、マイクロプロセツサ用のクロツクが
不要輻射となり、被測定装置（例えばラジオ、テ
レビ等）のノイズとなるものであつた。
不要輻射となり、被測定装置（例えばラジオ、テ
レビ等）のノイズとなるものであつた。
このため、従来は、第１図ａ，ｂに示すよう
に、マイクロプロセツサ（CPU）を含むプリン
ト基板ＡをシールドケースＢ内に収納し、かつ外
部ラツチ等の外部回路Ｃとの接続を貫通型フイル
タＤを介して行つていた。
に、マイクロプロセツサ（CPU）を含むプリン
ト基板ＡをシールドケースＢ内に収納し、かつ外
部ラツチ等の外部回路Ｃとの接続を貫通型フイル
タＤを介して行つていた。
しかしながら、上記従来例のように、シールド
ケースＢを用いると価格が高くなるとともに、重
量も重くなる欠点があつた。また、データライン
等にフイルタＤが挿入されるため、データの伝送
が遅くなる等の欠点があつた。
ケースＢを用いると価格が高くなるとともに、重
量も重くなる欠点があつた。また、データライン
等にフイルタＤが挿入されるため、データの伝送
が遅くなる等の欠点があつた。
本発明は上記従来の欠点を除去するものであ
り、以下に本発明の一実施例について説明する。
り、以下に本発明の一実施例について説明する。
本実施例は、発振器と歪率計とを組合せた歪率
測定装置であり、周波数の設定、レベルの設定、
歪率測定、Ｓ／Ｎ測定等をマイクロコンピユータ
で制御するものである。
測定装置であり、周波数の設定、レベルの設定、
歪率測定、Ｓ／Ｎ測定等をマイクロコンピユータ
で制御するものである。
第２図において、１は入力処理回路であり、こ
の入力処理回路１には、周波数設定、レベル設
定、Ｓ／Ｎ測定、歪率測定用の入力信号が入力さ
れ、この入力信号に基づき入力コードがつくられ
るととに、入力処理回路１内のゲート回路でスタ
ートパルスがつくられる。２はＤ型フリツプフロ
ツプ（Ｄ−FF）であり、上記入力処理回路１よ
り出力されたスタートパルスは、Ｄ−FF２のク
ロツク端子（CK）に印加され、このスタートパ
ルスの立上りのタイミングでＱ出力は低レベルか
ら高レベルに変化する。３はクロツク発生回路で
あり、このクロツク発生回路３はＤ−FF２のＱ
出力が高レベルになると動作してクロツクを発生
する。４はマイクロプロセツサ（例えばインテル
8085）（CPU）であり、上記クロツク発生回路３
より出力されるクロツクがCPU４に入力される。
５はカウンタであり、このカウンタ５はクロツク
発生回路３から出力されるクロツクを計数し、所
定計数した際に、出力端子５ａ，５ｂを低レベル
から高レベルに変化する。出力端子５ａの出力は
CPU４のリセツト端子に印加される。CPU４は
出力端子５ａの出力が高レベルになるとセツトさ
れる。６は誤動作防止回路であり、この誤動作防
止回路６は、CPU４とメモリ７、Ｉ／Ｏを結ぶ
制御ライン８に挿入されている。カウンタ５の出
力端子５ｂが高レベルになると、CPU４から出
力される制御信号が制御ライン８を介してメモリ
７、Ｉ／Ｏ等に印加される。すなわち、クロツク
発生回路３が動作を開始し所定数のクロツクが計
数されるとメモリ７、Ｉ／Ｏ等が実行状態になる
ものである。９は出力選択ポートであり、この出
力選択ポート９はCPU４より出力されデータバ
ス１０を介して入力される命令によりラツチを選
択する。また、出力選択ポート９は、CPU４か
らのプログラム終了信号に基きライン１１にリセ
ツトパルスを出力する。このリセツトパルスは入
力処理回路１、Ｄ−FF２に印加される。１２は
アドレスバスである。
の入力処理回路１には、周波数設定、レベル設
定、Ｓ／Ｎ測定、歪率測定用の入力信号が入力さ
れ、この入力信号に基づき入力コードがつくられ
るととに、入力処理回路１内のゲート回路でスタ
ートパルスがつくられる。２はＤ型フリツプフロ
ツプ（Ｄ−FF）であり、上記入力処理回路１よ
り出力されたスタートパルスは、Ｄ−FF２のク
ロツク端子（CK）に印加され、このスタートパ
ルスの立上りのタイミングでＱ出力は低レベルか
ら高レベルに変化する。３はクロツク発生回路で
あり、このクロツク発生回路３はＤ−FF２のＱ
出力が高レベルになると動作してクロツクを発生
する。４はマイクロプロセツサ（例えばインテル
8085）（CPU）であり、上記クロツク発生回路３
より出力されるクロツクがCPU４に入力される。
５はカウンタであり、このカウンタ５はクロツク
発生回路３から出力されるクロツクを計数し、所
定計数した際に、出力端子５ａ，５ｂを低レベル
から高レベルに変化する。出力端子５ａの出力は
CPU４のリセツト端子に印加される。CPU４は
出力端子５ａの出力が高レベルになるとセツトさ
れる。６は誤動作防止回路であり、この誤動作防
止回路６は、CPU４とメモリ７、Ｉ／Ｏを結ぶ
制御ライン８に挿入されている。カウンタ５の出
力端子５ｂが高レベルになると、CPU４から出
力される制御信号が制御ライン８を介してメモリ
７、Ｉ／Ｏ等に印加される。すなわち、クロツク
発生回路３が動作を開始し所定数のクロツクが計
数されるとメモリ７、Ｉ／Ｏ等が実行状態になる
ものである。９は出力選択ポートであり、この出
力選択ポート９はCPU４より出力されデータバ
ス１０を介して入力される命令によりラツチを選
択する。また、出力選択ポート９は、CPU４か
らのプログラム終了信号に基きライン１１にリセ
ツトパルスを出力する。このリセツトパルスは入
力処理回路１、Ｄ−FF２に印加される。１２は
アドレスバスである。
次に本実施例の動作について説明する。第２図
において、入力処理回路１に入力信号が印加され
ると、入力信号に応じた入力コードが設定される
とともに、スタートパルスを発生する。Ｄ−FF
２にスタートパルスが印加されると、Ｑ出力が高
レベルとなり、クロツク発生回路３が動作を開始
し、クロツクがCPU４、カウンタ５に入力され
る。カウンタ５で所定のクロツク数が計数される
と、CPU４がセツトされるとともに、誤動作防
止回路６が動作し、CPU４から出力される制御
信号が制御ライン８を介してメモリ７、Ｉ／Ｏ等
に入力され、メモリ７、Ｉ／Ｏ等が実行可能状態
となる。
において、入力処理回路１に入力信号が印加され
ると、入力信号に応じた入力コードが設定される
とともに、スタートパルスを発生する。Ｄ−FF
２にスタートパルスが印加されると、Ｑ出力が高
レベルとなり、クロツク発生回路３が動作を開始
し、クロツクがCPU４、カウンタ５に入力され
る。カウンタ５で所定のクロツク数が計数される
と、CPU４がセツトされるとともに、誤動作防
止回路６が動作し、CPU４から出力される制御
信号が制御ライン８を介してメモリ７、Ｉ／Ｏ等
に入力され、メモリ７、Ｉ／Ｏ等が実行可能状態
となる。
以上の動作によりCPU４は実行可能となり、
以後第３図に示す処理フローに従つて実行され
る。
以後第３図に示す処理フローに従つて実行され
る。
第３図において、ステツプ３０においてイニシ
ヤルチエツクが行なわれ、次にステツプ３１にお
いて入力処理回路１で設定された入力コードがデ
ータバス１０を介してCPU４に取込まれる。次
にステツプ３２において入力コードが判定され、
各入力コードに応じて、レベル測定処理３３、歪
率測定処理３４、周波数設定処理３５が実行され
る。ステツプ３６は周波数設定を連続して実行す
るか否かを判定するステツプである。上記処理が
終了するとステツプ３７において処理結果がラツ
チされる。このステツプ３７が終了すると、
CPU４よりプログラム終了信号が出力され、出
力選択ポート９よりリセツトパルスが出力され
（ステツプ３８）、このリセツトパルスがＤ−FF
２に印加され、Ｄ−FF２はリセツトされ、クロ
ツク発生回路３は停止する。
ヤルチエツクが行なわれ、次にステツプ３１にお
いて入力処理回路１で設定された入力コードがデ
ータバス１０を介してCPU４に取込まれる。次
にステツプ３２において入力コードが判定され、
各入力コードに応じて、レベル測定処理３３、歪
率測定処理３４、周波数設定処理３５が実行され
る。ステツプ３６は周波数設定を連続して実行す
るか否かを判定するステツプである。上記処理が
終了するとステツプ３７において処理結果がラツ
チされる。このステツプ３７が終了すると、
CPU４よりプログラム終了信号が出力され、出
力選択ポート９よりリセツトパルスが出力され
（ステツプ３８）、このリセツトパルスがＤ−FF
２に印加され、Ｄ−FF２はリセツトされ、クロ
ツク発生回路３は停止する。
このように、本実施例では、歪率測定のための
発振器、歪率計の設定動作時のみ、クロツク発生
回路３を動作させるのみであり、実際の歪率測定
時には、クロツク発生回路３は動作しないため、
クロツクノイズとなることはないものである。
発振器、歪率計の設定動作時のみ、クロツク発生
回路３を動作させるのみであり、実際の歪率測定
時には、クロツク発生回路３は動作しないため、
クロツクノイズとなることはないものである。
本発明は上記のような構成であり、マイクロコ
ンピユータが必要な処理を行う時のみクロツクを
発生するため、クロツクによる不要輻射が生じる
時間を短く（前記実施例の場合約10m sec）する
ことができ、高価なシールドケースを用いること
なく容易に不要輻射による悪影響を防止できるも
のである。
ンピユータが必要な処理を行う時のみクロツクを
発生するため、クロツクによる不要輻射が生じる
時間を短く（前記実施例の場合約10m sec）する
ことができ、高価なシールドケースを用いること
なく容易に不要輻射による悪影響を防止できるも
のである。
第１図ａ，ｂは従来のマイクロプロセツサ制御
装置のブロツク図および斜視図、第２図は本発明
の一実施例におけるマイクロプロセツサ制御装置
のブロツク図、第３図は同装置における処理フロ
ーを示す図である。 １……入力処理回路、２……Ｄ型フリツプフロ
ツプ（Ｇ−FF）、３……クロツク発生回路、４…
…マイクロプロセツサ（CPU）、５……カウン
タ、６……誤動作防止回路、７……メモリ、８…
…制御ライン、９……出力選択ポート、１０……
データパス、１１……ライン、１２……アドレス
バス。
装置のブロツク図および斜視図、第２図は本発明
の一実施例におけるマイクロプロセツサ制御装置
のブロツク図、第３図は同装置における処理フロ
ーを示す図である。 １……入力処理回路、２……Ｄ型フリツプフロ
ツプ（Ｇ−FF）、３……クロツク発生回路、４…
…マイクロプロセツサ（CPU）、５……カウン
タ、６……誤動作防止回路、７……メモリ、８…
…制御ライン、９……出力選択ポート、１０……
データパス、１１……ライン、１２……アドレス
バス。
Claims (1)
- １ 計測器本体の測定条件を設定する入力信号の
印加時にスタートパルスを発生する入力処理回路
と、上記スタートパルスによつてクロツク発生回
路を動作させるクロツク制御手段と、上記クロツ
ク発生回路より出力されるクロツクを計数し、所
定数以上のとき所定のプログラム処理を実行する
マイクロプロセツサと、このマイクロプロセツサ
より出力されるプログラム終了信号に基づきリセ
ツトパルスを上記クロツク制御手段に印加し上記
クロツク発生回路を停止させる出力選択ポートと
を備えたマイクロプロセツサ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117204A JPS598009A (ja) | 1982-07-06 | 1982-07-06 | マイクロプロセツサ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117204A JPS598009A (ja) | 1982-07-06 | 1982-07-06 | マイクロプロセツサ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS598009A JPS598009A (ja) | 1984-01-17 |
| JPH0312723B2 true JPH0312723B2 (ja) | 1991-02-20 |
Family
ID=14705959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117204A Granted JPS598009A (ja) | 1982-07-06 | 1982-07-06 | マイクロプロセツサ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598009A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231403A (ja) * | 1985-07-31 | 1987-02-10 | Noritsu Co Ltd | 制御装置 |
| JPH0418042Y2 (ja) * | 1985-11-18 | 1992-04-22 | ||
| US7378674B2 (en) | 2002-04-30 | 2008-05-27 | International Currency Technologies Corporation | Magnetic verification system for bill acceptor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584285Y2 (ja) * | 1978-08-22 | 1983-01-25 | 三洋電機株式会社 | 音響装置 |
-
1982
- 1982-07-06 JP JP57117204A patent/JPS598009A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS598009A (ja) | 1984-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595314B2 (ja) | 誤書き込み防止機能を備えたｉｃカ―ド | |
| JPH0312723B2 (ja) | ||
| EP0388116A1 (en) | Timer circuit | |
| JPH0320775B2 (ja) | ||
| JPH0219931A (ja) | マイクロプロセッサのテストモード制御方式 | |
| JP3016852B2 (ja) | データ処理装置 | |
| KR950013602B1 (ko) | 주파수 측정장치 | |
| JPS5814626A (ja) | マイクロプロセッサ | |
| JPH04264290A (ja) | クロック回路 | |
| JPS61165143A (ja) | Ｃｐｕの誤動作防止方式 | |
| JP3224554B2 (ja) | スケジュール制御装置 | |
| KR950007268B1 (ko) | 주파수 측정기 | |
| JP3051937B2 (ja) | 可変計数パルス信号発生装置 | |
| JP2718402B2 (ja) | インサーキット・エミュレータ内蔵用の時間測定回路 | |
| JPS63250743A (ja) | テストモ−ド設定方式 | |
| JPS6329226B2 (ja) | ||
| JPS6195428A (ja) | リセツト信号自己検証方式 | |
| JPS61274514A (ja) | 接点出力計数方法および装置 | |
| JPH0384479A (ja) | 信号幅測定装置 | |
| KR940008853B1 (ko) | 워치독 타이밍 회로 | |
| JPS6359167B2 (ja) | ||
| JPH04211814A (ja) | マイクロプロセッサ | |
| JPH0380317A (ja) | リセットパルス信号出力回路 | |
| JPH04276808A (ja) | 半導体装置 | |
| JPS56157548A (en) | Preventing circuit for abnormal operation of electronic device |