JPH03142864A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03142864A JPH03142864A JP28106089A JP28106089A JPH03142864A JP H03142864 A JPH03142864 A JP H03142864A JP 28106089 A JP28106089 A JP 28106089A JP 28106089 A JP28106089 A JP 28106089A JP H03142864 A JPH03142864 A JP H03142864A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- capacitor
- power source
- island
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に関し、特に電源雑音吸収用
のコンデンサを内蔵する半導体集積回路に関する。
のコンデンサを内蔵する半導体集積回路に関する。
半導体チップにおいては、外部で発生した電源雑音が内
部へ侵入したり、また内部で発生する電源雑音が回路の
誤動作を引き起こすことがある。
部へ侵入したり、また内部で発生する電源雑音が回路の
誤動作を引き起こすことがある。
これを防ぐために電源雑音吸収用のコンデンサを用いる
。従来の半導体集積回路の電源雑音吸収用のコンデンサ
は、拡散層容量あるいはゲート酸化膜容量で形成される
が、雑音吸収の効果が小さいため外付けのコンデンサを
必要としていた。
。従来の半導体集積回路の電源雑音吸収用のコンデンサ
は、拡散層容量あるいはゲート酸化膜容量で形成される
が、雑音吸収の効果が小さいため外付けのコンデンサを
必要としていた。
前述した従来の半導体集積回路においては、電源雑音吸
収用のコンデンサを内蔵させる場合、拡散層容量やゲー
ト酸化膜容量を使用していたので十分大きな容量をもた
せることができないため、外部あるいは内部で発生した
電源雑音によって誤動作を引き起こすことがあり、これ
を防ぐため外付はコンデンサを使用すると、回路基板へ
の実装密度が低下する。また、コンデンサの雑音吸収の
効果も上がらない。
収用のコンデンサを内蔵させる場合、拡散層容量やゲー
ト酸化膜容量を使用していたので十分大きな容量をもた
せることができないため、外部あるいは内部で発生した
電源雑音によって誤動作を引き起こすことがあり、これ
を防ぐため外付はコンデンサを使用すると、回路基板へ
の実装密度が低下する。また、コンデンサの雑音吸収の
効果も上がらない。
本発明の目的は、集積度を低下させることなく又電源雑
音吸収用の外付はコンデンサを必要とせず電源雑音吸収
効果の高いコンデンサを内蔵する半導体Ｓ積回路を提供
することにある。
音吸収用の外付はコンデンサを必要とせず電源雑音吸収
効果の高いコンデンサを内蔵する半導体Ｓ積回路を提供
することにある。
本発明は、半導体チップを絶縁体のマウント材を介して
アイランド上に保持（マウント）した半導体集積回路に
おいて、半導体チップ及びアイランドをそれぞれ電源及
び接地（あるいは接地又は電源）に接続し、半導体チッ
プ基板とアイランドの電位を異電位にすることで電源雑
音吸収用のコンデンサを形成したことを特徴とする。
アイランド上に保持（マウント）した半導体集積回路に
おいて、半導体チップ及びアイランドをそれぞれ電源及
び接地（あるいは接地又は電源）に接続し、半導体チッ
プ基板とアイランドの電位を異電位にすることで電源雑
音吸収用のコンデンサを形成したことを特徴とする。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例を示す半導体チップの
模式図、第１図（ｂ）は第１図（ａ）の側面図である。
模式図、第１図（ｂ）は第１図（ａ）の側面図である。
半導体チップのＰ型基板（あるいはＮ型基板）１を一方
の導体層とし、半導体チップを保持するアイランド２を
他方の導体層とし、マウント材３を誘電体層とすると、
半導体チップの基板とアイランド間にマウント材を介し
て電源雑音吸収用のコンデンサが形成される。半導体チ
ップのＰ型基板〈あるいはＮ型基板〉１は、接地（又は
電源）に接続され、アイランド２は、電源（又は接地）
に接続される。マウント材３の材質としてガラス材質な
どの絶縁体を用いる。したがって、電源、接地間が電気
的に短絡することはない。
の導体層とし、半導体チップを保持するアイランド２を
他方の導体層とし、マウント材３を誘電体層とすると、
半導体チップの基板とアイランド間にマウント材を介し
て電源雑音吸収用のコンデンサが形成される。半導体チ
ップのＰ型基板〈あるいはＮ型基板〉１は、接地（又は
電源）に接続され、アイランド２は、電源（又は接地）
に接続される。マウント材３の材質としてガラス材質な
どの絶縁体を用いる。したがって、電源、接地間が電気
的に短絡することはない。
このような構成により集積密度を低下させず電源雑音吸
収に十分な容量のコンデンサを形成できる。
収に十分な容量のコンデンサを形成できる。
以上説明したように、本発明は電源雑音吸収用のコンデ
ンサを半導体チップの下に設けることにより、集積密度
を低下させずに電源雑音による誤動作のない半導体装置
が得られる。又、電源雑音吸収用のコンデンサを外付け
する必要がないため、回路基板への実装密度を向上させ
ることができるという効果がある。
ンサを半導体チップの下に設けることにより、集積密度
を低下させずに電源雑音による誤動作のない半導体装置
が得られる。又、電源雑音吸収用のコンデンサを外付け
する必要がないため、回路基板への実装密度を向上させ
ることができるという効果がある。
第１図（ａ）は本発明の一実施例を示す半導体チップの
装着時の模式図、第１図（ｂ）は第１図（ａ）の側面図
である。 １・・・Ｐ型（又はＮ型）基板半導体チップ（導体層）
、２・・・アイランド（導体層〉、３・・・マウント材
（誘電体層）。
装着時の模式図、第１図（ｂ）は第１図（ａ）の側面図
である。 １・・・Ｐ型（又はＮ型）基板半導体チップ（導体層）
、２・・・アイランド（導体層〉、３・・・マウント材
（誘電体層）。
Claims (1)
- 半導体チップを絶縁体のマウント材を介してアイラン
ド上に保持した半導体集積回路において、前記半導体チ
ップ及びアイランドをそれぞれ電源及び接地（あるいは
接地及び電源）に接続し電源雑音吸収用のコンデンサを
形成することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28106089A JPH03142864A (ja) | 1989-10-27 | 1989-10-27 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28106089A JPH03142864A (ja) | 1989-10-27 | 1989-10-27 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03142864A true JPH03142864A (ja) | 1991-06-18 |
Family
ID=17633754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28106089A Pending JPH03142864A (ja) | 1989-10-27 | 1989-10-27 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03142864A (ja) |
-
1989
- 1989-10-27 JP JP28106089A patent/JPH03142864A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW334573B (en) | Focal plane array for hybrid thermal imaging system and method | |
| EP1100096A4 (en) | ELECTRONIC DEVICE AND ITS MANUFACTURE | |
| JPH03142864A (ja) | 半導体集積回路 | |
| JPS6173367A (ja) | 半導体装置 | |
| JPH0897367A (ja) | 半導体装置 | |
| KR970030781A (ko) | 반도체장치의 입력보호회로 | |
| EP0353308A4 (en) | Semiconductor device | |
| JPS5890755A (ja) | 半導体装置 | |
| JPH0322470A (ja) | 半導体集積回路 | |
| JPH05198742A (ja) | 半導体集積回路装置 | |
| JPS5852346B2 (ja) | 半導体装置 | |
| JPS648657A (en) | Supplementary semiconductor integrated circuit device | |
| KR100189989B1 (ko) | 패드를 이용한 커패시터를 갖춘 반도체 장치 | |
| JPH02260559A (ja) | 半導体集積回路装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPS62130552A (ja) | 半導体集積回路装置 | |
| JPH07130951A (ja) | 半導体集積回路装置 | |
| JPH0362555A (ja) | 半導体装置 | |
| JPH02302074A (ja) | 半導体集積回路 | |
| JPS596066B2 (ja) | 半導体装置 | |
| JPH04113639A (ja) | 半導体装置 | |
| JPH04127464A (ja) | マスタースライス方式集積回路装置用電源キャパシタセル | |
| KR970004455B1 (ko) | 반도체 장치 | |
| JPS5850426B2 (ja) | 自己基板バイアスレベルの安定化方法 | |
| JPH03123068A (ja) | 半導体装置 |