JPH03145291A - 映像信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 童業上の利用分野 本発明は、ビデオディスクプレーヤなどの映像信号再生
装置の時間軸補正及び信号欠落時の処理に関するもので
ある。

従来の技術 近年、映像信号再生装置はビデオディスクプレーヤやビ
デオテープレコーダなどとして普及している。特に映像
信号再生装置においては時間軸補正回路により、ディス
ク偏心や、テープ走行系等で発生する高周波のジッタ成
分を取り除かないと、再生画面に色が着かなかったり、
色むらを発生したシするので、高性能で安価な時間軸補
正回路の導入が望まれている。近年では、メモリ等のデ
ィジタル素子が安価に入手できる等の理由により、ディ
ジタル可変遅延素子（ＦＩＦＯ）を用いた時間軸補正回
路も導入されている。

また、映像信号再生装置では、読み取り信号のドロップ
アウト（信号の欠落）に対する補償も必要である。一般
には、ドロップアウト時に一水平走査時間前の映像信号
で置き換えることによりドロップアウト補償の実現が行
われておシ、よシ安価なドロップアウト補償回路の実現
が望まれている。

以下、図面を参照しながら上述した従来の映像信号再生
装置の一例としてビデオディスクグレーヤを例にとって
説明する。

第４図は、従来例の映像信号再生装置の構成を示すブロ
ック図である。図において１はビデオディスク、２はピ
ックアップ、３は映像信号復調回路、４はドロップアウ
ト検出回路、５は遅延線。

６はドロップアウト補償信号発生回路、７はスイッチ、
８はム／Ｄ変換器、９はディジタル可変遅延素子、１０
はＤ／ム変換器、１１は端子、１２は水平同期分離回路
、１３は基準同期発生回路、１４は第１の位相比較器、
１５は第１のループフィルタ、１６はモータ駆動回路、
１７はスピンドルモータ、１８はカラーバースト分離回
路、１９は基準カラーバースト発生回路、２ｏは第２の
位相比較器、２１は第２のループフィルタ、２２はＶＣ
Ｏ（電圧制御可変周波数発振回路）、２３ば１Ｈラツチ
、２４は補間回路、２６は可変位相発振器である。

第６図は、従来例の映像信号再生装置のディジタル可変
遅延素子の構成を示すブロック図である。

図において２６は書き込みタロツク入力端子、２７は読
みだしクロック入力端子、２８はデータ入力端子、２９
は書き込みアドレスポインタ、３０はメモリアレイ、３
１は読みだしアドレスポインタ、３２はデータ出力端子
である。

以上のように構成された従来の映像信号再生装置につい
て、以下にその動作の説明をする。

第４図において、ビデオディスク１に記録された信号を
ピックアップ２が電気信号に変換する、ピックアップ２
の出力は、映像信号復調回路３によりコンポジットビデ
オ信号に復調されスイッチ７に入力される。ドロップア
ウト検出回路４は、ピックアップ２の出力のレベルや周
波数が記録信号以外の領域にあった時、ドロップアウト
として検出し、スイッチ７を制御する。遅延線６は、入
力信号に約−水平時間の遅延を与える、ドロップアウト
補償信号発生回路６は遅延線６の出力のうち、輝度信号
成分のみを取り出し、スイッチ７のもう一方の入力に入
力する。これは、コンポジット映像信号では、−水モ走
査ごとにクロマ信号の位相が反転しているため、輝度の
みを補償する為である。

スイッチ７でドロップアウト補償されたビデオ信号は、
ム／Ｄ変換器８で８ピツトのディジタル信号に変換され
、ディジタル可変遅延素子９に入力される。同時に、コ
ンポジットビデオ信号は、水平同期分離回路１２に入力
される。水平同期分離回路１２は、入力されたビデオ信
号より、水平同期信号のみを抽出し第１の位相比較器１
４に入力する。第１の位相比較器１４のもう一方の入力
には、基準同期発生回路１３の出力が入力される。

第１の位相比較器１４の出力は、第１のループフィルタ
１６に入力され、第１のループフィルタ１５の出力は、
モータ駆動回路１６に入力され、モータ駆動回路１６の
出力でスピンドルモータ１７が回転する。すなわち、基
準同期発生回路１３の発生信号と、第１の水平同期分離
回路１２の出力の位相が合うようにスピンドルモータ１
７の回転数が制御される。今、基準同期発生回路１３の
発振周波数を、正視のビデオ信号の水化走査周波数にし
ておけば、スピンドルモータ１７は、映像信号復調回路
３の出力が、正規のビデオ信号の周波数になるように制
御される。しかし、映像信号復調回路３の出力は、ビデ
オディスク１の偏心などによって、スピンドルモータ１
７の制御だけでは充分に取りきれない高周波のジッタ成
分が含まれており、そのままでは、テレビ受像（社）で
再生できない。従って、そのジッタ成分を取り除くため
にディジタル可変遅延素子９が用いられる。

Ａ／Ｄ変換器８の出力は、カラーパースト分離回路１８
に入力される。カラーバースト分離回路１８は、入力さ
れたディジタルビデオ信号より、カラーバースト信号の
みを抽出し、第２の位相比較器２ｏに入力する。第２の
位相比較器２０のもう一方の入力には、基準カラーバー
スト発生回路１９の出力が入力される。第２の位相比較
器２゜の出力は、第２のループフィルタ２１に入力され
、第２のループフィルタ２１の出力は、７００２２の制
御入力として入力され、ＶＣＯ２２の発振周波数を変化
させる。１００２２の出力は、ダイジタル可変遅延素子
９の書き込みタロツクとして用いられる。可変位相発振
器２６の出力は、ディジタル可変遅延素子９の読みだし
クロックとして用いられる。従って、ディジタル可変遅
延素子９では、入力された信号は、ＶＣＯ２２の発振周
波数と可変位相発振器２５の発振周波数の差に応じた時
間の遅延を受は出力される。今、可変位相発振器２６の
発振周波数を、正規のビデオ信号の水平走査信号の正数
倍にし、ＶＯＯ２２の発振周波数の中央値も可変位相発
振器２６の発振周波数にほぼ等しくなるように設定すれ
ば、基準カラーバースト発生回路１９の発生信号とカラ
ーバースト分離回路１Ｂの出力の位相が合うようにＶＣ
Ｏ１９が制御される。ＶＣｏｌ　９は純電気的にその制
御特性が決定できるので、高い周波数領域まで制御する
ことが出来、従ってスピンドルモータ１７の制御で取り
きれなかった高周波のジッタを抑圧することが出来る。

従って、端子１１の出力は、そのままテレビ受像器で再
生する事が出来る。

次に、ディジタル可変遅延素子９の動作を説明する。第
６図において、書き込みクロック入力端子２６には書き
込みクロック即ち、第４図におけるＶＣＯ２２の出力が
入力される。読みだしクロック入力端子２７には、第４
図における可変位相発振器２６の出力が入力される。メ
モリアレイ３ｏば、８ピツトの入出力を持ち、書き込み
、読みだしのアドレスを、独立に制御できる。書き込み
アドレスポインタ２９は、書き込みクロックを計数し、
順次インクリメントし、ある設定値に達するとリセット
される。データ入力端子２８には、第４図におけるム／
Ｄ変換器８の出力が接続されており、その信号はメモリ
アレイ３ｏの中の書き込みアドレスポインタ２９により
指定されるメモリセルに格納される。データ出力端子３
２は、第４図【おけるＤ／ム変換器１０に接続されてお
り、その信号には、メモリアレイ３ｏの中の読みだしア
ドレスポインタ３１により指定されるメモリセルに格納
されている情報が出力される。読みだしアドレスポイン
タ３１は読みだしクロックを計数し、ｊ＠次インクリメ
ントし、ある設定値に達するとリセットされる。

今、書き込みアドレスポインタ２９、及び読みだしアド
レスポインタ３１の両方のリセットされる設定値を等し
く入カピデオ信号の２水平走査時間に該当する値とし、
更に、初期設定において書き込みアドレスポインタ２９
が動作し始めてから１．６水平走査時間経過した後に読
みだしアドレスポインタ３１が動作開始する様にすると
、それぞれのアドレスポインタの動作は第６図に示すよ
うになる。図において実線は、読みだしアドレスポイン
タ３１の値の変化を示し、破線は、書き込みアドレスポ
インタ２９の値の変化を示す。実際の両アドレスポイン
タの値はディジタル値なので飛び飛びの値をとるが、こ
こでは見やすさを考慮して連続的に示しである。書き込
みクロックは、ＶＣＯ２２で発生されるクロックであり
これは、第２の位相比較Ｕ２Ｏで検出された基準カラー
バースト位相に対する、カラーバースト分離回路１Ｂの
出力の位相誤差に応じて周波数が変化している。

一方読みだしクロックは、可変位相発振器２６が発振す
る一定周波数のクロックであるのでこれによりディジタ
ル可変遅延素子９において遅延時間を制御でき、入力デ
ータ信号に含まれているジッタを取り除いて出力する事
ができる。初期設定において書き込みアドレスポインタ
２９が動作し始めてから１．６水平走査時間経過した後
に読みだしアドレスポインタ３１が動作開始する様にす
るのは、必ず、データの書き込みが読みだしの前に行わ
れる様にするためである。

また、カラーバースト分離回路１８、基準カラーバース
ト発生回路１９、第２の位相比較器２０、第２のループ
フィルタ２１、ＶＣＯ２１によって構成されるＰＬＬで
は除去しきれない残留ジッタを除去する為に、本従来例
の映像信号再生装置には、フィードフォワード系ジッタ
抑圧手段を持つ。

即ち、第２の位相比較器２ｏにおいては、１水平走査に
１度ずつの位相比較データが、出力されるので、ＰＬＬ
系周波数特性は、そのサングルホールド特性によって制
限を受ける。従って、そのサングル間のデータを誤差内
挿し、その誤差内挿データにより可変位相発蚕器２６の
位相を変化させる事によって、ディジタル可変遅延素子
９から読み出されるビデオ信号の時間軸を変化させて、
ジッタの抑圧を行っている。

ＰＬＬ系の残留誤差信号を内挿するために、第２の位相
比較器２ｏの出力を、１Ｈラツチ２３で１水平期間だけ
遅らせ、補間回路２４によって、１Ｈラツチ２３の出力
値から、第２の位相比較器値まで、１水平時間において
直線補間し、変化させる。この補間回路出力によって、
可変位相発振器２５の発振位相を変化させれば、第２の
位相比較器２０のサンプルホールド特性の制限を受ける
事なく、残留ジッタを抑圧する事が可能である。

ディジタル可変遅延素子９のモ均遅延時間が、１．６水
平走査時間であるのは、補間回路２４の出力と、読み出
しの時間を合わせるためのものであり、１，５水平走査
時間のうち、１水平走査時間は、その時間に用いる。第
６図に、第２の位相比較器２０の位相誤差検出ポイント
と補間回路２４の出力と、ディジタル可変遅延素子９の
テ°−タ読み出しの時間関係を図示する。従って、この
映像信号再生装置では±０，５０，５水平走査ジッタま
で再生可能となる。

発明が解決しようとする課題 しかしながら、この様な構成の映像信号再生装置では、
ドロップアウト補償のために１水平走査時間の遅延線が
必要で、またジッタ抑圧のために２水平走査時間のディ
ジタル可変遅延素子が必要であり、回路が複雑化し、安
価な映像信号再生装置の提供を妨げるという欠点があっ
た。

課題を解決するための手段 上記課題を解決するため、本発明の映像信号再生装置は
、制御信号値により発振周波数が変化する可変周波数発
振器と、入力ビデオ信号の同期信号もしくはカラーバー
ストの位相と、可変周波数発振器の出力を分周する事に
より得た同期信号もしくはバースト信号の位相とを比較
し、位相差を出力する位相比較器と、位相比較器出力を
入力し、可変周波数発振器の制御信号を発生するループ
フィルタとからなるＰＬＬ回路と、入力ビデオ信号を可
変周波数発振器出力に同期して入力し、はぼ１水平走査
時間遅延させる第１の遅延手段と、第１の遅延手段出力
よシ入カビデオ信号に欠落が生じた時の補償信号を生成
する補償信号発生手段と、第１の遅延手段出力を前記可
変周波数発振器出力に同期して入力し、読みだしクロラ
フに同期して出力する第２の遅延手段と、位相比較器出
力を入力ビデオ信号の１水平走査時間ラッチするラッチ
回路と、ラッチ回路出力と位相比較器出力、の値を、第
２の遅延手段出力ビデオ信号に同期し、１水平走査時間
に渡って補関し出力する補間回路とを備える。

作用 本発明では、上記した構成により、ドロップアウト補償
データ生成用の遅延時間を、フィードフォワード系の誤
差内挿時間あわせのための遅延素子で行う事により、従
来、必要であったドロップアウト補償用の１水平時間の
遅延線を廃ＩＥでき、かつ従来例と同様ドロップアウト
補償機能を有すことのできる安価な映像信号再生装置を
提供する事が可能となる。

実施例 以下、本発明の一実施例の映像信号再生装置としてビデ
オディスクプレーヤを例にとって、図面を参照しながら
説明する。

第１図は、本発明の一実施例の映像信号再生装置の構成
を示すブロック図である。図において４１はビデオディ
スク、４２はピックアップ、４３は映像信号復調回路、
４４はドロップアウト検出回路、４６はＡ／Ｄ変換器、
４６はドロップアウト補償信号発生回路、４７はスイッ
チ、４日はディジタル１Ｈ遅延素子、４９はディジタル
可変遅延素子、５ｏはＤ／ム変換器、６１は端子、５２
は水モ同期分離回路、６３は基準同期発生回路、６４は
第１の位相比較器、６５は第１のループフィルタ、５６
はモータ駆動回路、６７はスピンドルモータ、５８はカ
ラーバースト分離回路、５９は基準カラーバースト発生
回路、６０は第２の位相比較器、６１は第２のループフ
ィルタ、６２はＶＣＯ（電圧制御可変周波数発振回路）
、６３は１Ｈラツチ、６４は補間回路、６６は可変位相
発振器である。

第２図は１本発明に一実施例の映像信号再生装置のディ
ジタル可変遅延素子の構成を示すブロック図である。図
において６６は書き込みクロック入力端Ｐ、６７は読み
だしクロック入力端子、６８はデータ入力端子、６９は
書き込みアドレスポインタ、７０はメモリアレイ、７１
は読みだしアドレスポインタ、７２はデータ出力端子で
ある。

以上のように構成された本発明の一実施例の映像信号再
生装置忙ついて、以下にその動作の説明をする。

第４図において、ビデオディスク４１に記録された信号
をピックアップ４２が電気信号に変換する、ピックアッ
プ４２の出力は、映像信号復調回路４３によりコンポジ
ットビデオ信号に復調される。ドロップアウト検出回路
４４は、ピックアップ４２の出力のレベμや周波数が記
録信号以外の領域にあった時、ドロップアウトとして検
出し。

スイッチ４７を制御する。コンポジットビデオ信号は、
Ａ／Ｄ変換器４５で８ビツトのディジタＮ信号に変換さ
れ、スイッチ４７に入力される。スイッチ４７の出力は
、ディジタル１Ｈ遅延素子４８に入力され、約１水平時
間の遅延を受け、ドロップアウト補償信号発生回路４６
に入力される。

ドロップアウト補償信号発生回路４６は、その入力のう
ち輝度信号成分のみを取シ出し、スイッチ４７のもう一
方の入力に入力される。これは、コンポジット映像信号
では、１水平走査ととＴ・クロマ信号の位相が反転して
゛いるため輝度のみを補償する為である。

スイッチ４７でドロップアウト補償されたビデオ信号は
、ディジタル可変遅延素子４９に入力される。

映像信号復調回路４３の出力は、水平同期分離回路５２
に入力される。水平同期分離回路５２は。

入力されたビデオ信号よシ、水平同期信号のみを抽出し
第１の位相比較器６４に入力する。第１の位相比較器６
４のもう一方の入力には、基準同期発生回路５３の出力
が入力される。第１の位相比較器６４の出力は、第１の
ループフィルタ６６に入力され、第１のループフィルタ
６６の出力は。

モータ駆動回路６６に入力され、モータ駆動回路６６の
出力でスピンドルモータ６７が回転する。

すなわち、基準同期発生回路５３の発生信号と、第１の
水平同期分離回路６２の出力の位相が合うようにスピン
ドルモータ５７の回転数が制御される。今、基準同期発
生回路６３の発振周波数を、正規のビテ°オ信号の水平
走査周波数にしておけば。

スピンドルモータ６７は、映像信号復調回路４３の出力
が、正視のビデオ信号の周波数になるように制御される
。しかし、映像信号復調回路４３の出力は、ビデオディ
スク４１の偏心などによって、スピンドルモータ６７の
制御だけでは充分に取りきれない高周波のジッタ成分が
含まれており、そのままでは、テレビ受像器で再生でき
ない。従って、そのジッタ成分を取り除くためにディジ
タル可変遅延素子４９が用いられる。

ム／Ｄ変換′ａ４６の出力は、カラーバースト分離回路
６８に入力される。カラーバースト分離回路６８は、入
力されたディジタルビデオ信号より、カラーバースト信
号のみを抽出し、第２の位相比較ｉｓｏに入力する。第
２の位相比較器６ｏのもう一方の入力には、基準カラー
バースト発生回路５９の出力が入力される。第２の位相
比較器６゜の出力は、第２のループフィルタ６１に入力
され、第２の〜−グフィルタ６１の出力は、ＶＣＯ６２
０制御入力として入力され、ｖｃｏａ２の発振周波数を
変化させる。ｖｃｏｅ２の出力は、ディジタμ可変遅延
素子４９の書き込みクロックとして用いられる。可変位
相発振器６６の出力は、ディジタル可変遅延素子４９の
読みだしクロックとして用いられる。従って、ディジタ
ル可変遅延素子４９では、入力された信号は、ＶＣＯ６
２の発振周波数と、可変位相発振器６６の発振周波数の
差に応じた時間の遅延を受は出力される。今、可変位相
発振器６６の発振周波数を正規のビデオ信号の水平走査
信号の正数倍にし、ＶＣＯ６２の発振周波数の中央値も
、可変位相発振器６６の発振周波数にほぼ等しくなるよ
うに設定すれば、基準カラーバースト発生回路６９０発
生信号とカラーバースト分離回路６８の出力の位相が合
うように”ｉｃ、０６２が制御される。ｖｃｏｓ２は純
電気的にその制御特性が決定できるので、高い周波数領
域まで制御することが出来、従ってスピンドルモータ５
７の制御で取りきれなかった高周波のジッタを抑圧する
ことが出来る。

従って、端子６１の出力は、そのままテレビ受像器で再
生する事が出来る。

次に、ディジタル可変遅延素子４９の動作を説明する。

第２図において、書き込みクロック入力端子６６には書
き込みクロック即ち、第１図におけるｖｃｏｅ２の出力
が入力される。読みだしクロック入力端子６７には第１
図における可変位相発振器６６の出力が入力される。メ
モリアレイ７０は、８ピツトの入出力を持ち、書き込み
、読みだしのアドレスを、独立に制御できる。書き込み
アドレスポインタ６９は書き込みフロラクラ計数し、順
次インクリメントし、ある設定値に達するとリセットさ
れる。データ入力端子６８には、第１図におけるム／Ｄ
変換器４６の出力が接続されておシ、その信号は、メモ
リアレイ７０の中の書き込みアドレスポインタ６９によ
り指定されるメモリ七ルに格納される。データ出力端子
７２は、第１図におけるＤ／ム変換器６ｏに接続されて
おり、その信号には、メモリアレイ７０の中の読みだし
アドレスポインタ７１により指定されるメモリ七ルに格
納されている情報が出力される。読みだしアドレスポイ
ンタ７１は、読みだしクロックを計数し、順次インクリ
メントし、ある設定値に達するとリセットされる。

今、書き込みアドレスポインタ６９、及び読みだしアド
レスポインタ７１の両方のリセットされる設定値を等し
く入力ビデオ信号の１水平走査時間に該当する値とし、
更に、初期設定において書き込みアドレスポインタ６９
が動作し始めてから０．５水平走査時間経過した後に読
みだしアドレスポインタ７１が動作開始する様にすると
、それぞれのアドレスポインタの動作は第３図に示すよ
うになる。図において実線は、読みだしアドレスポイン
タ７１の値の変化を示し、破線は、書き込みアドレスポ
インタ６ｅの値の変化を示す。実際の両アドレスポイン
タの値は、ディジタル値なので飛び飛びの値をとるが、
ここでは見やすさを考慮して連続的に示しである。書き
込みクロックは、ＶＧＯ６２で発生されるクロックであ
り、これは、第２の位相比較器６０で検出された基準カ
ラーバースト位相に対するカラーバースト分離回路６８
の出力の位相誤差に応じて周波数が変化している。

一方、読みだしクロックは可変位相発振器６６が発振す
る一定周波数のクロックであるのでこれによりテ゛イジ
タル可変遅延素子４９において遅延時間を制御でき、入
力データ信号に含まれているジッタを取り除いて出力す
る事ができる。初期設定において、書き込みアドレスポ
インタ６９が動作し始めてから０．５水平走査時間経過
した後に読みだしアドレスポインタ７１が動作開始する
様にするのは、必ず、データの書き込みが読みだしの前
に行われる様にするためである。

また、カラーバースト分離回路６８、基準カラーバース
ト発生回路６９、第２の位相比較器６０、第２のループ
フィルタ６１、ＶＣＯ６１によって構成されるＰＬＬで
は除去しきれない残留ジッタを除去する為に、本実施例
の映像信号再生装置には、フィードフォワード系ジッタ
抑圧手段を持つ。

即ち、第２の位相比較器６０においては、１水平走査に
１度ずつの位相比較データが、出力されるので、ＰＬＬ
系周波数特性は、そのサンプルホールド特性によって制
限？受ける。従って、そのすンプル間のデータを誤差内
挿し、その誤差内挿データにより可変位相発振器６５の
位相を変化させる事によって、ディジタル可変遅延素子
４９から読み出されるビデオ信号の時間軸を変化させて
、ジッタの抑圧を行っている。

ＰＬＬ系の残留誤差信号を内挿するためＫ、第２の位相
比較器６０の出力を、１Ｈラツチ６３で１水平期間だけ
遅らせ、補間回路６４によって、１Ｈラツチ６３の出力
値から、第２の位相比較器＠まで、１水平時間において
直線補間し、変化させる。この補間回路出力によって、
可変位相発振器６６の発振位相を変化させれば、第２の
位相比較器６ｏのサングルホールド特性の制限を受ける
事なく、残留ジッタを抑圧する事が可能である。

ディジタル１Ｈ遅延素子８４で、１水平走査時間の時間
遅延を与えるのは、補間回路２４の出力と、読み出しの
時間を合わせるためのものである。

第２図に、第２の位相比較器６ｏの位相誤差検出ポイン
トと補間回路６４の出力と、ディジタル可変遅延素子４
９のデータ読み出しの時間関係を図示する。従って、こ
の映像信号再生装置では±０．５水平走査時間のジッタ
まで再生可能となる。

以上の様に、本発明の一実施例の映像信号再生装置では
、ビデオディスクと、ピックアップと、映像信号復調回
路と、ドロップアウト検出回路と、Ａ／Ｄ変換器と、ド
ロップアウト補償信号発生回路と、スイッチと、ディジ
タル１Ｈ遅延素子と、ディジタル可変遅延素子と、Ｄ／
ム変換器と、端子と、水平開明分離回路と、基準同期発
生回路と。

第１の位相比較器と、第１のループフィルタと、モータ
駆動回路と、スピンドルモータと、カラーバースト分離
回路と、基準カラーバースト発生回路と、第２の位相比
較器と、第２のループフィルタと、ＶＣＯ（電圧制御可
変周波数発振回路）と、１Ｈラツチと、補間回路と、可
変位相発振器とを備える事により、ドロップアウト補償
データ生成用の遅延時間を、フィードフォワード系の誤
差内挿時間あわせのための遅延素子で行う事により、従
来例で必要であったドロップアウト補償用の１水平時間
の遅延線を廃止でき、かつ従来例と同様ドロップアウト
補償機能を有すことのできる安価な映像信号再生装置を
提供する事が可能となる。

なお、本発明の一実施例として、ビデオディスクプレー
ヤを例に取って説明したが、ビデオテープレコーダなど
の池の映像信号再生装置においても同様に本発明を応用
する事ができる。

また、本発明の一実施例としてフィードフォワード系に
読み出しクロックの位相変調をもちいたが、これは、可
変計数フィルタによるデータ捕間等、別の方法でも可能
である。

発明の効果 以上のように、本発明の映像信号再生装置によると、制
御信号値により発振周波数が変化する可変周波数発振器
と、入力ビデオ信号の同期信号もしくはカラーバースト
の位相と、可変周波数発振器の出力を分周する事により
得た同期信号もしくはバースト信号の位相と全比較し、
位相差を出力する位相比較器と、位相比較器出力を入力
し、可変周波数発振器の制御信号を発生するループフィ
ルタとからなるＰＬＬ回路と、入力ビデオ信号を可変周
波数発振器出力に同期して入力し、はぼ１水平走査時間
遅延させる第１の遅延手段と、第１の遅延手段出力より
入力ビデオ信号に欠落が生じた時の補償信号を生成する
補償信号発生手段と、第１の遅延手段出力を前記可変周
波数発振器出力に同期して入力し、読みだしクロックに
同期して出力する第２の遅延手段と、位相比較器出力を
入力ビデオ信号の１水平走畳時間ラッチするラッチ回路
と、ラッチ回路出力と位相比較器出力の値を、第２の遅
延手段出力ビデオ信号に同期し、１水平走査時間に渡っ
て補間し出力する補間回路とを備える事により、ドロッ
プアウト補償データ生成用の遅延時間を、フィードフォ
ワード系の誤差内挿時間あわせのための遅延素子で行う
事により、ドロップアウト補償用の１水平時間の遅延線
を廃止でき、かつ従来例と同様ドロップアウト補償製能
を有すことのできる安価な映像信号再生装置を提供する
事が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の映像信号再生装置構成を示
すブロック図、第２図は本発明の一実施例の映像信号再
生装置のディジタル可変遅延素子の構成を示すブロック
図、第３図は本発明の一実施例の映像信号再生装置のグ
イジタル可変遅延素子の書き込みアドレスポインタと読
みだしアドレスポインタの動作と補間回路の動作の時間
関係を示す線図、第４図は従来例の映像信号再生装置構
成を示すブロック図、第６図は従来例の映像信号再生装
置のディジタル可変遅延素子の構成を示すブロック図、
第６図は従来例の映像信号再生装置のディジタル可変遅
延素子の書き込みアドレスポインタと読みだしアドレス
ポインタの動作と補間回路の動作の時間関係を示す線図
である。 ４１・・・・・・ビデオディスク、４２・・・・・・ピ
ックアップ、４３・・・・・・映像信号復調回路、４４
・・・・・・ドロップアウト検出回路、４５・・・・・
・ム／Ｄ変換器、４６・・・・・ドロップアウト補償信
号発生回路、４７・・・・・・スイッチ、４Ｂ・・・・
・・ディジタル１Ｈ遅延素子、４９・・・・・・ディジ
タル可変遅延素子、６０・・・・・・Ｄ／ム変換器、５
１・・・・・・端子、６２・・・・・・水平同期分離回
路。 ６３・・・・・・基準同期発生回路、５４・・・・・第
１の位相比較器、５６・・・・・第１のループフィルタ
、６６・・・・・・モータ駆動回路、６７・・・・・ス
ピンドルモータ、５８・・・・・・カラーバースト分離
回路、６９・・・・・・基準カラーバースト発生回路、
６０・・・・・・第２の位相比較器、６１・・・・・・
第２のループフィルタ、６２・・・・・・ＶＣＯ（電圧
制御可変周波数発振回路）、６３・・・・１Ｈラツチ、
６４・・・・・・補間回路、６６・・・・・可変位相発
振器、６６・・・・書き込みクロック入力端子、６７・
・・・・読みだしクロック入力端子、６Ｂ・・・・・・
データ入力端子、６９・・・・・・書き込みアドレスポ
インタ、７０・・・・・・メモリアレイ、７１・・・・
・・読みだしアドレスポインタ、７２・・・・・・デー
タ出力端子。

Claims (1)

【特許請求の範囲】
1. 制御信号値により発振周波数が変化する可変周波数発振
   器と、入力ビデオ信号の同期信号もしくはカラーバース
   トの位相と、前記可変周波数発振器の出力を分周する事
   により得た同期信号もしくはバースト信号の位相とを比
   較し、位相差を出力する位相比較器と、前記位相比較器
   出力を入力し、前記可変周波数発振器の制御信号を発生
   するループフィルタとからなるＰＬＬ回路と、前記入力
   ビデオ信号を前記可変周波数発振器出力に同期して入力
   し、ほぼ一水平走査時間遅延させる第１の遅延手段と、
   第１の遅延手段出力より前記入力ビデオ信号に欠落が生
   じた時の補償信号を生成する補償信号発生手段と、前記
   第１の遅延手段出力を前記可変周波数発振器出力に同期
   して入力し、読みだしクロックに同期して出力する第２
   の遅延手段と、前記位相比較器出力を入力ビデオ信号の
   一水平走査時間ラッチするラッチ回路と、該ラッチ回路
   出力と前記位相比較器出力の値を、前記第２の遅延手段
   出力ビデオ信号に同期し、一水平走査時間に渡って補間
   し出力する補間回路とを具備する事を特徴とする映像信
   号再生装置。