JPH03151765A - 水平偏向回路 - Google Patents

水平偏向回路

Info

Publication number
JPH03151765A
JPH03151765A JP29060189A JP29060189A JPH03151765A JP H03151765 A JPH03151765 A JP H03151765A JP 29060189 A JP29060189 A JP 29060189A JP 29060189 A JP29060189 A JP 29060189A JP H03151765 A JPH03151765 A JP H03151765A
Authority
JP
Japan
Prior art keywords
horizontal
circuit
output
time
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29060189A
Other languages
English (en)
Other versions
JPH0748798B2 (ja
Inventor
Shigeru Kashiwagi
柏木 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP1290601A priority Critical patent/JPH0748798B2/ja
Publication of JPH03151765A publication Critical patent/JPH03151765A/ja
Publication of JPH0748798B2 publication Critical patent/JPH0748798B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は受像管を使用したテレビジョン受像機やデイス
プレィ機器における水平偏向回路の改良に関するもので
あって、特に水平偏向周波数が高い場合に好適なもので
ある。
(従来の技In) 第5図は本発明が係わる水平偏向回路の従来例を示す回
路図である。ここで、1は図示されない前段からの水平
同期信号パルスPに同期した水平発振パルスV O3C
を出力する水平発振回路である。
次いで、2は水平励振回路、3は水平励振トランス、4
は水平出力トランジスタ、5はそのベース入力抵抗であ
る。更に、6はダンパーダイオード、7は帰線共振コン
デンサ、8は水平偏向コイル、9は8字補正コンデンサ
、10はフライバックトランスである。
この1Gまでの要素で構成された回路は、通常のテレビ
ジョン受像機等に良く見られるものであり、この様にす
るど良く知られた原理により、水平出力トランジスタ4
のコレクタには水平帰線パルスVcが生じ、水平偏向コ
イル8には入来水平同期信号パルスPに同期した水平偏
向周期のノコギリ波電流(水平偏向電流)I■が流れる
。そして、この水平偏向コイル8は、ここには図示され
ない受像管の頚部に装着されているから、受像管の電子
ビームを左右に偏向する。
一方、フライバックトランス10の一次巻@ 10aの
一端には直流電源、電圧十E、bが加えられて、回路に
電力を供給すると共に、別の一端には水平帰線パルスV
Cが加わり、二次巻線10bに昇圧されたパルスvhv
を得、これをここには図示しない整流回路を通して直流
にした後、同じく図示しない受像管の陽極に加えてこれ
を動作させる。
もし通常のテレビジョン受像機の様に水平偏向周波数が
15kHz付近である場合は、この様な回路で十分対応
出来る。しかし、近年CAD等に使用される受像管を用
いたデイスプレィ機番では、画像の高精細度化の要求に
従って水平偏向周波数が64kHz、 84kHz等上
昇する傾向にある。しかし、従来のテレビジョン受像機
並の回路では水平出力トランジスタ4の遮断時のスピー
ドが遅い為、ここに大きな損失を生じてしまう。
従って、この前述のスピードを上げる為、通常テレビジ
ョン受像機の回路に何らかの対策をIIA′!I必要が
あり、第5図中の11以降の番号を付した部分もその為
のものである。
先ず、ここで、11は水平励振回路2の出力波形(水平
励振出力)Vdを微分する微分回路、12はその微分コ
ンデンサ、13は抵抗である。この様にすると、抵抗1
3の両端には波形Vdを微分した形に近い波形Vddが
得られるが、この波形Vddはその負側部分の時点で直
流補助電源である一Eとの間に電流を流す様な蓄積キャ
リア引き出し回路14に加えられて、水平出力トランジ
スタ4のベース1111bの負側の一部分である電流(
負ベース電流)Ibnを流す。
第6図は上記第5図の動作を説明する為の波形図である
ここで、第6図■は水平発振回路1の出力波形(水平発
振パルス)Voscであるが、この波形は時刻■1から
一定時間t oscだけ続くパルス幅を持つ矩形波であ
る。次いで第6図■は水平励振回路2の出力波形(水平
励振出力)Vdを示し、これは時刻T1でボ]・ミンク
するほず矩形波状の波形となる。そして、この矩形波の
立ち上がり時刻T2は、先の時刻T1より、発振パルス
幅t oscと水平励振回!IF2内の励振トランジス
タの蓄積時間t stglだけ経過した後になる。
また、第6図■は水平出力トランジスタ4のベース劃1
bを示したもので、時刻T2から正方向に流れだし、時
刻■1でこの電流は負方向に転じる。そして、水平出力
トランジスタ4の蓄積時間t stg2を経過した後、
再びゼロに戻る。
この結果、水平出力トランジスタ4のコレクタには、時
刻丁2から丁1まで、第6図■の実線ぐ示す様な波形の
電流1cが流れると同時に、第6図■に示す様な正弦半
波のパルス電圧(水平帰線パルス)Vcが発生する。こ
のパルス電圧VCのパルス幅t「は回路の固有の共振周
期によって定まる。そして、このパルス電圧VCは、時
刻■3から始まり、再度これがゼロになった時刻T4に
おいて、第6図■の破線で示す様にダンパー電流Idが
流れ出し」レクタ電流1cに滑らかにつながって行く。
水平出力トランジスタ4及びダンパーダイオード6の電
流1c、Idが、第6図■に示す様に流れると、帰線共
振コンデンサ7の電流が加わって、水平偏向コイル8に
は第6図のに示す様なノコギリ波が流れ、受像管電子ビ
ームの水平偏向を行なう事になる。
また更に、先に説明した様に、この第5図の回路では、
水平出力l・ランジスタ4のベース電流Ibの負側を流
す為の回路である微分回路11.蓄積キャリア引き出し
回路14が付加されていて、ここに水平出力1〜ランジ
スタ4のベースより蓄積キIIリア引き出し用電流(I
bの負側電流)lbnを第6図■に示す様に流している
もし、この回路(11,14)が無いとすると、水平出
力トランジスタ4のベース電流は第6図■の破線で示す
様に蓄積時間t stg2が艮いものになってしまう。
すると、同時にコレクタ電流1cの降下時間も長くなり
、水平偏向周波数が高い場合にはいろいろ不都合を生じ
る。特に水平出力トランジスタ4の損失に大きな影響を
与えるので、先に述べた様な高精細度ディヌプレイ機器
の場合はこの回路を付加する事が望ましい。この詳細な
原理については本出願人による特願昭59−14046
3号;特開昭61−20474号公報(発明の名称「水
平偏向回路」)に記載されている。
(発明が解決しようとする課題) ところで、第6図■に示した蓄積キャリア引き出し用電
流1bnのピーク・ピーク(p−p)値は水平出力トラ
ンジスタ4のベース電11bの正側の値のは望倍l¥度
有る事が、出来るだけ速やかな引き出し作用をする為に
望ましい。
従って、これはかなり大きな値となり、ベース入力抵抗
5が有るにしても一次側、即ち水平励振回路2の出力波
形(水平励振出力)Vdへの影響は免れない。具体的に
記すと、大きな蓄積キャリア引き出し用型lt(負ベー
ス電流)lbnが流れると、それが原因となって水平励
振出力Vdの波形が多少動く事が有る。すると、この水
平励振出力■dの波形から蓄積キャリア引き出し回路1
4を働かす電圧波形Vddを取っているので、負ベース
電流1bnが更に動き、場合に依っては益々この動きを
加速する事が有る。従って、この様な場合、このループ
の波形が突如大幅に変る結果となる。
第7図はこの様な異常状態の場合の一例を示したもので
、水平励振出力Vd、ベース電流1bがそれぞれVd’
、Ib’ と変化してしまっている。
この様に何らかの擾乱により、本来意図した波形と大幅
に違ってしまうと、水平出力トランジスタの正常な動作
は望めず、最悪の場合、破損してしまう事があった。
(課題を解決する為の手段) 本発明は以上の様な課題を解決する為になされたもので
あって、水平発振回路と、この水平発振回路の出力発振
パルスにより動作する水平励振回路と、この水平励振回
路の出力により水平励振トランスを介して励振される水
平出力トランジスタとを備えた水平偏向回路において、
前記水平発振回路の出力発振パルスによってトリガされ
る単安定マルチバイブレータ回路と、前記水平出力l・
ランジスタのベースと補助電源との間に蓄積キャリア引
き出し回路を備え、前記単安定マルチバイブレータ回路
の出力パルスによって、前記蓄積キャリア引き出し回路
を動作させ、前記水平出力トランジスタが遮断する際の
ベース層の蓄積キャリアを引き出す様に構成した事と、
前記蓄積キャリア引き出し回路内の補助励振トランジス
タが導通する時刻は、前記単安定マルチバイブレータ回
路のトリガ時点とし、また、前記補助励振トランジスタ
がm断する時刻は、水平走査期間の前側ほゞ4分の1前
後の所に位置させる様にした事により、前述の課題を良
好に解決したものである。
(実 施 例) 第1図は本発明による水平偏向回路の一実施例を示す回
路図である。ここで、先の第5図と同一番号を付した部
分はは1同様の動作をするものとし、その詳細な説明は
省略する。
但し、微分コンデンサ12と抵抗13は、先の第5図の
場合と若干働きが異なる。即ち第5図ではこの部分から
電圧波形Vddを生成していたが、この第1図ではその
意味は無くなって、単なる波形(水平励振出力)Vdの
ダンピングになっているに過ぎない。
ここで、16は水平発振パルスV O3Cの上行部分で
トリガされる単安定マルチバイブレータ回路であり、そ
の出力に矩形波パルスVdnを得て、これにより蓄積キ
ャリア引き出し回路15を動作させる。
この蓄積キャリア引き出し回路15は、先の第5図の蓄
1&Fヤリア引き出し回路14と動作はほゞ同様であり
、入力波形Vdd、 Vdnの差異に合わせて若干回路
内容の変ったものである。
この第1図の回路動作を説明する為の波形図が第2図で
ある。ここで、第2図■から■までの波形Vosc 、
 Vd 、 Ib ハ先の第5図、第6図と全く同じ動
作原理で生成されるので、その説明は省略する。
ここでは第2図■で表す単安定マルチバイブレータ回路
16の出力である矩形波パルスVdnがローレベルにな
った時、蓄積キャリア引き出し回路15を動作させる様
になっている。従って、この矩形波パルスVdnが0−
レベルになっている期1!1tdnは、水平出力l−ラ
ンジスタ4の蓄積キャリア引き出し用電流の流れる期間
、即ち水平出力トランジスタ4の蓄積時開t stg2
以上の時間になっていれば良い。
この様にすれば、先の第6図と同様な第2図■の蓄積キ
ャリア引き出し用型FI I bnが流れ、以下同様に
第2図■の水平帰線パルスVc、第2図■のコレクタ電
流[C,ダンパー電流1dが流れて水平偏向回路として
の動作が成立する。この場合期間(パルス幅)tdnは
水平励振回路2の出力波形(水平励振出力)Vdの形に
左右されないで、単安定マルチバイブレータ回路16の
時定数で独自な設定を行なえるのが特徴である。
次いで、第3図は、第1図の甲安定マルチバイブレータ
回路16と蓄積キャリア引き出し回路15の具体的な回
路の一例を示す図である。
ここで、11は単安定マルチバイブレータ素子、18は
その時定数抵抗、19は時定数]ンデン1ノである。ま
た、20は直流阻止コンデンサ、21は直流再生ダイオ
ード、22はpnpt−ランジスタ、23はそのベース
入力抵抗、24はそのコレクタ抵抗である。
更に、25はnpnt−ランジスタ(補助励振トランジ
スタ)、26はそのベース抵抗、27はそのコレクタ抵
抗、28はクランプダイオードである。
この様にすると、先ず、抵抗18、コンデンサ19との
時定数によって定まる期間(パルス幅)tdnを持つ矩
形波パルスVdnが単安定ンルチバイブレータ素子11
の出力に得られる。次に、コンデンサ20とダイオード
21の回路を通すと、両者の接続点に生じる電圧は矩形
波パルスVdnのハイレベルが1 2 は望ゼロボルトに固定される。従って、ローレベルの方
は負の値となり、この期@ t dnD間、抵抗23を
通してpnpt−ランジスタ22のベース電流が流れ、
同時に」レクタ電流も流れてn p n l−ランジス
タ25を導通させる。すると、コレクタ抵抗27を通し
て負ベース電流1bnが負電源(直流補助電源)−Eと
の間に流れ、水平出力トランジスタ4の蓄積キャリアを
引き出す事が出来る。そして、この動作は水平励振回路
2の出力波形(水平励振出力)Vd、ひいては水平出力
トランジスタ4のベース劃1bの波形には影響されない
ので、動作が不安定になる事は無い。
また、本発明には他の特徴も有する。即ち第1図の単安
定マルチバイブレータ回路16によって水平出力トラン
ジスタ4の導通開始時刻■2が定められる事である。こ
れを第4図で説明する。もし、水平発振パルスV os
cのパルス幅t oscが比較的短く、本来なら水平帰
線パルスVCのパルス期間t「の期間内で水平出力トラ
ンジスタ4が導通してしまう様なタイミングでも、単安
定マルチバイブレータ回路16の出力矩形波パルスVd
nのパルス幅tdnを適当な値に定めてやれば、この方
で水平出力トランジスタ4の導通開始時刻T4を定める
事が出来る。
即ち、第4図■で示す様に、単安定マルブバイブレータ
回路16の出力矩形波パルスvdnのパルス幅tdnを
多少広めに取ると、npnトランジスタ25の導通期間
、即ち第4図■に示す波形vOのボトミングll@tn
の立ち土がり時点が水平出力トランジスタ4の導通開始
時刻T2となる。即ち、期間tnの闇、npnトランジ
スタ25が導通しているとベース電11bが十分流れな
いので、水平出力トランジスタ4は導通出来ない。np
nl−ランジスタ25が遮断すると、その時刻12より
水平出力トランジスタ4が導通する。この場合、npn
トランジスタ25のコレクタ電流は第4図■の破線1n
nで示した様に時刻■3から■4までも若干流れるが、
これは水平励振トランス3の中に磁気エネルギーとして
蓄えられ、次の時刻T2以時の水平出力l・ランジスタ
4の導通を附勢する。この事からnpnl−ランジスタ
25は補助励振トランジスタとして働いていると8つで
も良い。
また、単安定マルヂバイブレータ回路1Gの出力矩形波
パルスvdnのパルス幅tdnより、npnトランジス
タ25の導通期間(波形vnのボトミング期間)tnの
方が、その蓄積期間t stg3だit若干長くなる。
この蓄積時間t stg3はm痕依存性が有るので、な
るべく知い方が望ましく、クランプダイオード28はこ
の為の物である。
時刻■2は、水平wtwaパルスVCの終了時刻T4と
]レクタ電流ICのゼロレベルの時刻T5の間に位置し
ていなくてはならない事は従来より良く知られていて、
もし、この条件を外れると水平出力トランジスタ4の損
失が急増する。従って、時刻■2は、水平走査期間、即
ち時刻T4とT3の間の前側はり4分の1前後の所に位
置させれば一番安全である事が分かる。
本発明では、この時刻T2の前後調整が単安定マルチバ
イブレータ回路1Gの時定数調整で簡単に設定でき、且
つ安定であるので、特に時刻T3とT5との間が短い水
平偏向周波数の高いlI器に於いて好適なものである。
また、本発明回路で、上記時刻■2は、水平発振回路1
の出力水平発振パルスV oscのパルス幅t osc
に無関係なので、水平発振回路1の段尉自由度が増すと
言う利点も有る。
(発明の効果) 以上詳細に説明した所から明らかな様に、本発明の水平
偏向1路に依れば、安定に水平出力l・ランジスタの蓄
11時聞、降下時間を知くする事が出来、また、水平出
力トランジスタの導通開始時刻を容易且つ安定に理想状
態に設定する事が出来、特に水平偏向周波数が^い場合
の水平出力トランジスタの安全性の向上が期待出来る。
【図面の簡単な説明】
第1図は本発明による水平偏向回路の一実施例を示す図
、第2図はその動作説明図、第3図は本発明の要部の回
路の一例を示す図、第4図はその動作説明図、第5図は
従来の水平偏向回路の一例を示す図、第6図及び第7図
はその動作説明図で5 6 ある。 1・・・水平発振回路、2・・・水平励振回路、3・・
・水平励振トランス、 4・・・水平出力トランジスタ、 6・・・ダンパーダイオード、 7・・・帰線共振コンデンサ、8・・・水平偏向コイル
、9・・・8字補正コンデンサ、 10・・・フライバックトランス、11・・・微分回路
、14、15・・・蓄積ヤヤリア引き出し回路、16・
・・重安定マルチバイブレータ回路、17・・・単安定
マルチバイブレータ素子、20・・・直流阻止コンデン
サ、21・・・ダイオード、22・・・pnpl−ラン
ジスタ、 25・・・npnt−ランジスタ (補助励振1〜ランジスタ)、 28・・・クランプダイオード、 E、+Eb・・・直流電源(電圧)、 E・・・直流補助電源(電圧)、 Ib・・・ベース電流、Ibn・・・負ベースl1lL
IV・・・水平偏向電流、P・・・水平同期信号パルス
、Vc・・・水平帰線パルス、Vd・・・水平励振出力
、Vhv・・・電圧されたパルス、 V osc・・・水平発振パルス。 特 j 出願人 日本ビクター株式会君代表者 垣木 
邦人 7 8 474− 第 6 図 第 図

Claims (2)

    【特許請求の範囲】
  1. (1)水平発振回路と、この水平発振回路の出力発振パ
    ルスにより動作する水平励振回路と、この水平励振回路
    の出力により水平励振トランスを介して励振される水平
    出力トランジスタとを備えた水平偏向回路において、 前記水平発振回路の出力発振パルスによってトリガされ
    る単安定マルチバイブレータ回路と、前記水平出力トラ
    ンジスタのベースと補助電源との間に蓄積キャリア引き
    出し回路を備え、前記単安定マルチバイブレータ回路の
    出力パルスによつて、前記蓄積キャリア引き出し回路を
    動作させ、前記水平出力トランジスタが遮断する際のベ
    ース層の蓄積キャリアを引き出す様に構成した事を特徴
    とする水平偏向回路。
  2. (2)請求項第1項記載の水平偏向回路における蓄積キ
    ャリア引き出し回路内の補助励振トランジスタが導通す
    る時刻は、前記単安定マルチバイブレータ回路のトリガ
    時点とし、また、前記補助励振トランジスタが遮断する
    時刻は、水平走査期間の前側ほゞ4分の1前後の所に位
    置させる様にした事を特徴とする水平偏向回路。
JP1290601A 1989-11-08 1989-11-08 水平偏向回路 Expired - Fee Related JPH0748798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1290601A JPH0748798B2 (ja) 1989-11-08 1989-11-08 水平偏向回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1290601A JPH0748798B2 (ja) 1989-11-08 1989-11-08 水平偏向回路

Publications (2)

Publication Number Publication Date
JPH03151765A true JPH03151765A (ja) 1991-06-27
JPH0748798B2 JPH0748798B2 (ja) 1995-05-24

Family

ID=17758118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1290601A Expired - Fee Related JPH0748798B2 (ja) 1989-11-08 1989-11-08 水平偏向回路

Country Status (1)

Country Link
JP (1) JPH0748798B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262684A (en) * 1990-12-10 1993-11-16 Victor Company Of Japan, Ltd. Driving circuit for horizontal output circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5868370A (ja) * 1981-10-19 1983-04-23 Hitachi Ltd 水平偏向回路
JPS612423A (ja) * 1984-06-15 1986-01-08 Hitachi Ltd トランジスタドライブ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5868370A (ja) * 1981-10-19 1983-04-23 Hitachi Ltd 水平偏向回路
JPS612423A (ja) * 1984-06-15 1986-01-08 Hitachi Ltd トランジスタドライブ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262684A (en) * 1990-12-10 1993-11-16 Victor Company Of Japan, Ltd. Driving circuit for horizontal output circuit

Also Published As

Publication number Publication date
JPH0748798B2 (ja) 1995-05-24

Similar Documents

Publication Publication Date Title
KR900008233B1 (ko) 수평 편향 귀선 시간 절환 회로
JPS5946463B2 (ja) スイツチ回路駆動用増幅器
JPH03151765A (ja) 水平偏向回路
JPH0372783A (ja) サイン波偏向回路
JP2881171B2 (ja) スイッチトモード電源回路
EP0556035B1 (en) Deflection system
US4272705A (en) Anti-ringing circuit for CRT deflection yoke
JPS622504B2 (ja)
JPS6379476A (ja) テレビ受像機の水平偏向遮断回路
US5142206A (en) Slow turn-on in a deflection circuit
EP0394024B1 (en) A deflection driver in a video apparatus
EP0504687B1 (en) Deflection circuit with a feedback arrangement
JPH0516763Y2 (ja)
JP3230717B2 (ja) 水平偏向高圧発生回路
JP2583858B2 (ja) フライバツクトランス装置
KR100463621B1 (ko) 수직 램프파 발생 회로
US5962994A (en) Horizontal deflection output circuit for high-frequency horizontal scanning
JPH0516768Y2 (ja)
WO1999057888A1 (en) Horizontal deflection circuit
JPH0516761Y2 (ja)
JPH09181932A (ja) スイッチング方式垂直偏向出力回路
KR100190345B1 (ko) 수평출력전압 조정기능을 구비한 수평출력회로
JPS62219773A (ja) 水平偏向回路
JPH03284060A (ja) 水平偏向回路
JPS5910840Y2 (ja) 水平偏向励振回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees