JPH03155367A - インバータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は順変換器の直流出力をチョッパ回路を介して
負荷に供給するインバータ装置に関するものである。

［従来の技術］ 第４図は従来のインバータ装置を示すブロック図である
。第４図において、交流入力を直流出力に変換する順変
換器（１）は、その直流出力端子Ｐ、Ｎ間に昇圧チョッ
パ回路（２）と電圧検出回路（３）が並列に接続されて
いる。

上記昇圧チョッパ回路（２）は、順変換器（１）と並列
接続したコンデンサ（４）と、このコンデンサ（４）に
リアクタンス（５）を介して並列接続したトランジスタ
（６）と、このトランジスタ（６）のコレクタと電圧検
出回路（３）の接続路に設けたダイオード（２９）とで
構成されている。

上記トランジスタ（６）のベースに駆動信号を供給する
駆動信号発生回路（７）は、電圧検出回路（３）の検出
電圧と交流入力を変成したトランス（８）からの搬送波
（１２）を比較するＰＷＮ制御器（パルス幅制御器）（
９）と、上記搬送波（１２）及びＰＷＭ制御器（９）か
ら出力された駆動信号（１４）電圧を入力するベースア
ンプ回路（１０）とで構成されている。

次に動作について説明する。電圧検出回路（３）は直流
出力端子Ｐ、　Ｎ間の直流出力電圧を検出し、この検出
電圧に基づ＜　Ｆ／Ｂ信号（１１）をＰＷＭ制御器（９
）に供給する。

このＰＷＭ制御器（９）は取り込まれたＦ／Ｂ信号（１
１）と、第２図に示す搬送波（１２）とをただ単純に比
較してパルス信号（１３）を得、このパルス信号１３か
ら上記搬送波（１２）の下り勾配部の期間（デッドタイ
ム）ＤＴを除いて駆動信号（１４）を得ている。

この駆動信号（１４）はベースアップ回路（１０）で増
幅された後、トランジスタ（６）のベースに供給されて
該トランジスタを駆動させ、昇圧チョッパ（２）を作動
させ、順変換器（１）の直流出力を昇圧して、直流出力
端子Ｐ、Ｎに接続された負荷（図示せず）に供給する。

［発明が解決しようとする課題］ 従来のインバータ装置は以上のように構成されているの
で、電圧検出回路（３）からのＦ／Ｂ信号（１１）と搬
送波（１２）を比較して得たパルス信号（１３）からデ
ッドタイムＤＴを除くだけである。このため、ＰＷＭ制
御器（９）からの駆動信号（１４）のパルス幅が例えば
駆動信号（１４ａ）のように極く短くなった場合、この
駆動信号（１４ａ）に基づいて駆動信号発生回路（７）
から駆動信号（１４）が出力されるにも拘らず、トラン
ジスタ（６）は駆動せず、昇圧チョッパ（２）の動作が
不安定になるという問題点があった。

この発明は上記のような問題点を解消することを課題に
なされたもので、ＰＷＭ制御器から出力される駆動信号
のパルス幅が極く短い場合でも確実にチョッパ回路を動
作させることができる動作の安定したインバータ装置を
得ることを目的とする。

［課題を解決するための手段］ この発明に係るインバータ装置は、チョッパ回路を確実
に動作させるように、ＰＷＭ制御器がら出力された駆動
信号の最小ＯＮ時間を制御する最小ＯＮパルス回路を駆
動信号発生回路に具備したものである。

Ｃ作用コ この発明における最小ＯＮパルス回路は、ＰＷＭ制御器
から出力された駆動信号の最小ＯＮ時間をチョッパ回路
を確実に動作させるように制御することにより、出力精
度の高いインバータ装置を得ることを可能とする。

［実施例コ 以下、この発明の実施例を図面について説明する。前記
第４図と同一部分に同一符号を付した第１図において、
最小ＯＮパルス回路（１５）はＰＷＭ制御器（９）の出
力側に設けられている。

上記の最小ＯＮパルス回路（１５）は第２図に示すよう
に、ＰＷＭ制御器（９）からのパルス信号を一方の入力
とするオアーゲート（１６）と、時定数回路を形成する
抵抗（１７）及びコンデンサ（１８）、オアーゲート（
１６）の出力と時定数回路の出力を入力とするモノステ
ーブルマルチバイブレータ（１９）とＰＷＭ制御器（９
）の出力とモノステーブルマルチバイブレータ（１つ）
の出力を入力とするＥＸ−ＯＲロジック回路（２０）と
、抵抗（２１）を介して入力したＥＸ−ＯＲロジック回
路（２０）の出力を抵抗２２〜２５で規定した基準値と
比較するコンパレータ（２６）とで構成されている。

次に上記実施例の動作について説明する。順変換器（１
）は交流入力を直流出力に変換して出力する。昇圧チョ
ッパは上記出力を昇圧して負荷に供給する。電圧検出部
（３）は上記昇圧チョッパの出力電圧を検出し、検出電
圧に基づ（Ｆ／Ｂ信号（１１）をＰＷＭ制御器（９）に
供給する。このＰＷＭ制御器（９）はＦ／Ｂ信号（１１
）とトランス（８）で変成した交流入力に基づく搬送波
（１２）とを比較しパルス信号（１３）を得るとともに
、このパルス信号（１３）から搬送波（１２）のデッド
タイムＤＴを除いて駆動信号（１４）を出力する。

この駆動信号（１４）はオアーゲート（１６）を介して
モノステーブルマルチバイブレーク（１９）に入力され
る。このモノステーブルマルチバイブレータ（１９）内
においては駆動信号（１４）の立上がりエツジにてトリ
ガーをかけ、コンデンサ（１７）、抵抗（１８）の時定
数回路にて決定されるパルス信号を出力する。このパル
ス信号と別系路にてＰＷＭ制御器（９）から供給された
駆動信号（１４）とをＥＸ−ＯＲロジック回路（２０）
にて論理を行なう。

これにより、どのように短いパルス幅の駆動信号（１４
）であっても、この駆動信号（１４）の立ち下がりエッ
ヂを検知して該駆動信号の最小ＯＮ時間を制御し、この
制御後の駆動信号をコンパレータ（２６）で整形を行な
った後、ベースアップ回路（１０）へ出力する。

ベースアンプ回路（１０）は入力された駆動信号（１４
）を増幅してトランジスタ（６）のベースに供給して該
トランジスタを導通させ、これによって、昇圧チョッパ
回路（２）を作動させて順変換器（１）から出力された
直流出力を昇圧するもので、このベースアンプ回路（１
０）の動作は前記第４図に示す従来例と同じである。

なお、上記実施例では昇圧チョッパ回路を確実に作動さ
せるための駆動信号の最小ＯＮ時間を制御する最小ＯＮ
パルス回路（１５）について説明したが、降圧チョッパ
回路の最小ＯＮパルス回路であってもよい。

また、上記実施例では最小ＯＮパルス回路（１５）をモ
ノステーブルマルチバイブレータを用いて構成した場合
について説明したが、前記第２図と同一部分に同一符号
を付した第５図に示すように、フィルタ回路（２７）と
ヒステリシス特性を持つコンパレータ（２８）との組合
せで構成しても、上記実施例と同様の効果を奏する。

［発明の効果］ 以上のように、この発明によれば、チョッパ回路を確実
に作動させるパルス幅に駆動信号を制御するように構成
したので、出力精度の高いインバータ装置が得られる効
果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるインバータ装置を示
すブロック図、第２図は最小ＯＮパルス回路を示す回路
図、第３図はその最小ＯＮパルス回路の他の例を示す回
路図、第４図は従来のインバータ装置のブロック図、第
５図はＰＷＭ制御器の動作を説明する信号波形図である
。 図において、（１）は順変換器、（２）は昇圧チョッパ
回路、（３）は電圧検出回路、（９）はＰＷＭ制御器、
（１５）は最小ＯＮパルス回路である。 なお、図中同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 交流入力を直流出力に変換する順変換器と、前記直流出
   力を断続するチョッパ回路と、 前記チョッパ回路の出力電圧を検出する電圧検出回路と
   、 前記電圧検出回路の検出電圧と前記交流入力に基づく搬
   送波とを比較することにより駆動信号を出力するＰＷＭ
   制御器と該駆動信号の最小ＯＮ時間を制御する最小ＯＮ
   パルス回路とを有する駆動信号発生回路とを具備したイ
   ンバータ装置。